BADANIE CYFROWYCH UKŁADÓW ELEKTRONICZNYCH TTL strona 1/7

BADANIE CYFROWYCH UKŁADÓW ELEKTRONICZNYCH TTL strona 1/7 BADANIE CYFROWYCH UKŁADÓW ELEKTRONICZNYCH TTL 1. Wiadomości wstępne Monolitcne układ scalone TTL ( ang. Trasistor Transistor Logic) stanowią obecnie najbardiej ropowsechnioną grupę elektronicnch elementów prełącającch. Układ te prenacone są do realiacji logicnch struktur w urądeniach cfrowch. Z tego wględu konstrukcja i parametr tch układów ostał ujedno1icone. Sgnał cfrowe mogą prjmować tlko jedną dwóch ściśle określonch wartości napięć. Praktcnie określa się prediał, w którch mogą najdować się wartości napięć odpowiadające poiomowi wsokiemu H ( ang. high) i poiomowi niskiemu L ( ang. low). Dla układów scalonch TTL wnosą one: - poiom H ("l" logicne) - napięcie +2 V do +5,5 V, - poiom L ("0" logicne) - napięcie -0,5 V do +0,8 V. W poprawnie diałającm układie, napięcie wjściowe awiera się wkle w wężsch granicach: - poiom H - napięcie +2,4 V do +5 V, - poiom L - napięcie 0V do +0,4V. Elementarn układ TTL ma a adanie realiować określoną funkcję logicną ora odpowiednio wmacniać sgnał wjściow. Wsstkie układ TTL wmagają asilania e źródła napięcia stałego o wartości +5 ±0,25V. Prekrocenie tego akresu może spowodować uskodenie układu lub jego błędne diałanie. Podstawowmi elementami techniki cfrowej TTL są bramki logicne i prerutniki. 1.1. Bramki logicne Głównm prenaceniem bramek logicnch (funktorów logicnch) jest realiacja układów oblicającch funkcje logicne. Do budowania dowolnego układu logicnego wstarcą 3 tp bramek: AND (ilocn), OR (suma) i NOT (negacja). Smbole graficne tch bramek predstawiono na rsunku. Rs. 1. Smbole graficne podstawowch bramek logicnch: a) AND, b) OR, c) NOT. Realiowaną pre te bramki funkcję logicną predstawiono w postaci tabeli stanów. Tabela 1 AND sgnałów wejściowch 1 0 0 0

BADANIE CYFROWYCH UKŁADÓW ELEKTRONICZNYCH TTL strona 2/7 Tabela 2 OR Tabela 3 NOT sgnałów wejściowch 1 1 0 0 sgnałów wejściowch Produkuje się jednak nacnie więcej tpów bramek. Różnią się one międ sobą licbą wejść, realiowaną funkcją lub parametrami elektrcnmi. Seroki estaw produkowanch układów logicnch umożliwia budowę urądeń pr wkorstaniu mniejsej licb elementów składowch. Podstawowm elementem układów cfrowch jest bramka NAND. Jest ona elementem uniwersalnm, ponieważ pr jej użciu można budować każdą inną bramkę lub realiować dowoln układ logicn. Smbol bramki NAND predstawiono na rs. 2. Rs. 2. Smbol graficn bramki NAND. Sposób realiacji funktorów AND, OR i NOT pr użciu bramki NAND pokaano na rs. 3.

BADANIE CYFROWYCH UKŁADÓW ELEKTRONICZNYCH TTL strona 3/7 Rs. 3. Sposób realiacji pr wkorstaniu bramki NAND bramek: a) AND, b) OR, c) NOT. Bramka NAND realiuje funkcję logicną według tabeli stanów predstawionej w tabeli 4. Tabela 4 NAND sgnałów wejściowch 0 1 0 0 Właściwości statcne bramek określają podstawowe charakterstki statcne: -charakterstka wejściowa I l =f(u l ); -charakterstka prenosenia U 2 =f(u l ); -charakterstka wjściowa U 2 =f(i 2 ). Preciętne charakterstki statcne predstawiono na rs.1. Do charakterstcnch parametrów dnamicnch bramek TTL należą: -cas narastania boc impulsów; -cas narastania i opadania napięcia wejściowego pr prełącaniu bramki. 1.2. Prerutniki Drugą podstawową rodiną elementów techniki cfrowej są prerutniki. Są to element umożliwiające apamiętanie konkretnego stanu na wjściu i określoną mianę tego stanu w ależności od kombinacji sgnałów wejściowch. Prerutniki możem podielić na snchronicne i asnchronicne. Prerutniki snchronicne mieniają stan na wjściu w wróżnionch chwilach casowch. Prerutniki asnchronicne mieniają stan na wjściu bepośrednio po odpowiedniej mianie sgnałów wejściowch.

BADANIE CYFROWYCH UKŁADÓW ELEKTRONICZNYCH TTL strona 4/7 Podstawowmi prerutnikami asnchronicnmi są prerutniki tpu RS i D. W prerutniku tpu RS wstępujią dwa wejśc ia steruące: R i S, a w prerutniku tpu D jest jedno wejście sterujące: D. W obu tpach prerutników wstępują dwa wjścia wajemnie się uupełniające: wjście proste Q i anegowane Q'. Smbole graficne tch prerutników pokaano na rs. 4. Rs. 4. Smbole graficne prerutnika: a) tpu RS, b) tpu D. Opis diałania prerutników podaje się w postaci tablic diałania. Zawierają one informacje o wartościach logicnch sgnałów wejściowch i o odpowiadającch im wartościom logicnm sgnałów wjściowch. W tablicach diałania sgnał onacon Q(t+l) odpowiada sgnałowi wściowemu po mianie kombinacji sgnałów wejściowch. Sgnał onacon Q(t) onaca sgnał wstępując na wjściu pred mianą kombinacji sgnałów wejiściowch. Niedowoloną kombinację sgnałów wejściowch onacono jako X. Tablicę diałania prerutnika tpu RS predstawiono w tabeli 5, aś w tabeli 6 pokaano tablicę diałania prerutnika tpu D. Tabela 5 Tp prerutnika RS Tabela 6 Tp prerutnika D sgnałów wejściowch R S sgnałów wjściowch X X 1 0 Q(t) Q'(t) sgnału wejściowego sgnałów wjściowch 1 0 Prerutniki tpu RS i tpu D można budować pr wkorstaniu bramek tpu NAND. Sposób realiacji tch prerutników pokaano na rs. 6. Prerutniki produkowane są również w postaci układów scalonch. W jednej obudowie umiesca

BADANIE CYFROWYCH UKŁADÓW ELEKTRONICZNYCH TTL strona 5/7 się wkle od 1. do 6. prerutników. 2. Program ćwicenia Tpowm układem scalonm awierającm bramki NAND jest układ UCY7400. Wprowadenia tego układu predstawia rsunek. Rs. 5. Wprowadenia układ scalonego UCY7400. UWAGA! Badane układ TTL są asilane napięciem +5V i 0V (acisk mas asilaca). Poscególne układ pomiarowe należ łącć pr włąconm napięciu asilającm. 2.1. Sprawdanie diałania funktorów logicnch Połącć układ pomiarow. Po ustawieniu odpowiedniej kombinacji sgnałów wejściowch "" i "" (+5V dla "1" i 0 V dla "0") odctać wartość sgnału wjściowego "" bramki "NAND". Wniki estawić w tabeli NAND sgnałów wejściowch Połącć układ pomiarowe do sprawdenia diałania funktorów logicnch "NOT", "AND" i "OR". Podając na wejście kombinację sgnałów wejściowch "0" i "l" odctać wartość sgnału wjściowego. Wniki badań estawić w tabelach stanów.

BADANIE CYFROWYCH UKŁADÓW ELEKTRONICZNYCH TTL strona 6/7 NOT sgnałów wejściowch 0 1 AND sgnałów wejściowch OR sgnałów wejściowch 2.2. Sprawdenie diałania prerutników tpu "RS" i "D" Połącć układ do badania prerutnika tpu "RS" budowanego bramek TTL. Ustawić odpowiednią kombinację sgnałów wejściowch i odctać wartość sgnałów wjściowch. Wniki estawić w formie tabeli diałania. Tp prerutnika RS sgnałów wejściowch sgnałów wjściowch Układ realiowan bramek TTL Prerutnik układu scalonego R S Q'(t+1) Q'(t+1)

BADANIE CYFROWYCH UKŁADÓW ELEKTRONICZNYCH TTL strona 7/7 Połącć układ do badania prerutnika tpu "D" budowanego bramek TTL. Ustawić wartość sgnał u wejściowego "0 lub "1" i odctać wartość sgnałów wjściowch. Wniki estawić w postaci tabeli diałania Tp prerutnika RS sgnałów wejściowch sgnałów wjściowch Układ realiowan bramek TTL Prerutnik układu scalonego D Q'(t+1) Q'(t+1) 1 0 1 0