Podstawowe układy cyfrowe

Transkrypt

1 ELEKTRONIKA CYFROWA SPRAWOZDANIE NR 4 Podstawowe układy cyfrowe Grupa 6 Prowadzący: Roman Płaneta Aleksandra Gierut

2 CEL ĆWICZENIA Celem ćwiczenia jest zapoznanie się z podstawowymi bramkami logicznymi, poznanie ich rodzajów oraz najważniejszych parametrów opisujących ich własności elektryczne. Do wykonania tego ćwiczenia potrzebne są znajomość bramek logicznych, ich schematów oraz umiejętność obsługi płytki TTL. TEORIA Bramka logicznato element konstrukcyjny układów scalonych, realizujący fizycznie pewną prostą funkcję logiczną, której argumenty oraz sama funkcja mogą przybierać jedną z dwóch wartości, np. 0 lub 1. Podstawowymi elementami logicznymi, stosowanymi powszechnie w budowie układów logicznych, są elementy realizujące funkcje logiczne: sumy (alternatywy), iloczynu (koniunkcji) i negacii. Za pomocą dwóch takich bramek (OR i NOT lub AND i NOT) można zbudować układ realizujący dowolną funkcję logiczną.bramki NAND (negacja koniunkcji), oraz NOR (negacja sumy logicznej) nazywa się funkcjonalnie pełnymi, ponieważ przy ich użyciu (tzn. samych NAND lub samych NOR) można zbudować układ realizujący dowolną funkcję logiczną. AND OR NAND NOR EXOR EXNOR NOT Tabela 1. Schematy bramek logicznych Rzeczywiste bramki logiczne mają skończony czas reakcji. Oznacza to, że na wyjściu układu odpowiedź nie pojawi się od razu,lecz po pewnym czasie. Konieczne jest zdefiniowanie kilku przedziałówczasu charakteryzujących działanie danej bramki: -t P czas propagacji, określa odstęp czasu pomiędzy pojawieniem się wymuszenia na wejściubramki a pojawieniem się odpowiedzi na jej wyjściu (czasem rozróżnia się czas propagacji przy zmianie ze stanu niskiego na wysoki t PLH i na odwrót t PHL ), -t R czas narastania, określa odstęp czasu pomiędzy zmianą stanu na wyjściu układu ze stanu niskiego na wysoki, -t F czas opadania, określa odstęp czasu pomiędzy zmianą stanu na wyjściu układu ze stanu wysokiego na niski Przerzutnik asynchroniczny to najprostszy rodzaj przerzutnika asynchronicznego. Składa się z dwóch wejść (S- wejście ustawiające oraz R- wejście zerujące) oraz z dwóch wyjść (Q wyjście zwykłe, Q wyjście zanegowane). Przerzutnik typu RS można wykonać z dwóch bramek logicznych NOR lub dwóch bramek logicznych NAND. Rys. 1 Schemat przerzutnika asynchronicznego R-S

3 ZADANIE 1 Zapoznać się z płytką UC-1 do badania układów scalonych TTL. W górnej części zamontowane są dwa gniazda BNC służące do doprowadzenia sygnału z generatora i odprowadzenia sygnału do oscyloskopu. Trzecie gniazdo służy do doprowadzenia napięcia zasilania +5V typowego dla standardu TTL. W lewej górnej części znajdują się przyciski ręcznych impulsatorów 1 i 2. Są to przyciski posiadające styki przełączające współpracujące z elementarnymi przerzutnikami RS, których oba wejścia proste i zanegowane są wyprowadzone. Oznacza to, że przy naciśnięciu przycisku na wyjściu prostym otrzymujemy wysoki stan napięcia log. 1, a na wyjściu zanegowanym niski stan napięcia log. 0. Jeżeli na wejście bramki TTL podany zostanie wolno zmieniający się sygnał z jednego stanu logicznego w drugi stan logiczny, to w przedziale zabronionego poziomu napięć wejściowych bramka posiadać będzie niezdefiniowany stan wyjścia (pojawiają się drgania). Zastosowanie przerzutników RS w impulsatorach eliminuje drgania styków i daje logiczny sygnał wyjściowy o dużej stromości zboczy. Istnieje zatem możliwość ręcznego zadawania na wejścia układów TTL impulsów zegarowych, wpisu itd. o standardowych zboczach gwarantujących ich poprawną pracę. Rys.2 Schemat płytki TTL

4 ZADANIE 2 Zbadać tablice logiczną dla następujących bramek logicznych NAND(7400), NOR(7402), EXOR(7486) mierząc poziomy odpowiednich napięć, a następnie sprawdzając je próbnikiem stanów logicznych Celem ćwiczenia było zmierzenie poziomu napięć na bramce logicznej NAND. Ostatnia kolumna w tabelach oznacza wartość napięcia wyjściowego w skonstruowanych układach. Pomiar przeprowadzony był przy napięciu wejściowym równym 4,8 [V]. A B NAND Napięcie [V] , , , ,0016 Tabela 2. Tablica prawdy wraz z pomiarem napięcia dla bramki logicznej NAND(7400) Rys.3Schemat układu dla bramki NAND na płytce dla A=0 i B=0 Rys.4Schemat układu dla bramki NAND na płytce dla A=0 i B=1

5 Rys.5Schemat układu dla bramki NAND na płytce dla A=1 i B=0 Rys.6Schemat układu dla bramki NAND na płytce dla A=0 i B=1

6 ZADANIE 3 Używając funktorów NAND (7400), NOR (7402) zbudować układ realizujący iloczyn logiczny, sumę logiczną, funkcję negacji. Sprawdzić tablicę logiczną funktorów używając próbnika stanów logicznych. Celem ćwiczenia było skonstruowanie układów realizujących iloczyn logiczny, sumę oraz negację korzystając z bramki logicznej NAND. Tabele pod schematami reprezentują stany zmierzone za pomocą miernika. Zielona dioda oznacza stan równy zero zaś czerwona stan równy 1.Pomiar przeprowadzony był przy napięciu wejściowym równym 4,8 [V]. Rys.7 Schemat iloczynu logicznego opartego na bramkach NAND Funkcja realizująca powyższy schemat na postać f = A B = A B (1) A B f Napięcie [V] , , , ,7 Tabela 3. Tablica prawdy iloczynu logicznego Rys.8Iloczyn logiczny skonstruowany na płytce UC-1 dla A=1 i B=1

7 Rys.9 Iloczyn logiczny skonstruowany na płytce UC-1 dla A=1 i B=0 Rys.10 Schemat sumy opartego na bramkach NAND Funkcja realizująca powyższy schemat ma postać f = A B = A + B (2) A B f Napięcie [V] , , , ,7 Tabela 4. Tablica prawdy sumy

8 Rys.11Suma skonstruowana na płytce UC-1 dla A=1 i B=1 Rys.12Suma skonstruowana na płytce UC-1 dla A=0 i B=0 Rys.13 Schemat negacji opartej na bramkach NAND Funkcja realizująca powyższy schemat ma postać f = A A = A (3) A f Napięcie [V] 0 1 3, ,66 Tabela 5. Tablica logiczna negacji

9 ZADANIE 4 Wyznaczyć średni czas propagacji impulsu przez bramkę mierząc okres drgań generatora zbudowanego z trzech bramek. Użyć do budowy generatora bramek serii podstawowej a potem bramek serii szybkiej 74S00. Porównaj wyniki. Celem ćwiczenia było zmierzenie średniego czasu propagacji na dwóch bramkach i porównanie ich wyników. Pierwszy pomiar przeprowadzono na bramce serii podstawowej 7400, drugi na bramce szybszej 74S00. Rys.14 Okres drgań dla bramki serii podstawowej 7400 Czas propagacji przez 3 bramki wynosił 58 [ns]. Rys.15 Okres drgań dla bramki serii szybkiej74s0 Czas propagacji przez 3 bramki wynosił 18 [ns].

10 ZADANIE 5 Zbudować funkcję logiczną dla jednego wybranego segmentu (a, b, c, d, e, f, g) wskaźnika 7- segmentowego, którego zadaniem będzie wyświetlanie liczb w systemie ósemkowym. Celem ćwiczenia było zbudowanie układu, który spełnia funkcję wyświetlacza 7- segmentowego liczb <0-8> a następnie zbudowanie funkcji logicznej, która będzie wyświetlała jeden wybrany segment. Rys.16 Wskaźnik 7segmentowy z zaznaczonym wybranym segmentem Segment A B C Wynik Tabela 6. Tablica prawdy dla wskaźnika 7-segmentowego Korzystając z metody Karnaugh utworzono siatkę logiczną C \ BA Tabela 7. Siatka Karnaugh dla segmentów A,B,C Po zgrupowaniu jedynek uzyskano następującą postać minimalną a = B + AC + AC / ~ (4) a = B + AC + AC = B AC + AC = B AC AC

11 Rys.17 Schemat układu wskaźnika 7-segmentowego Rys.18 Wskaźnik 7-segmentowy na płytce z A=0 i B=0. Świecąca zielona dioda świadczy o tym, że C=0 Rys.19 Wskaźnik 7-segmentowy na płytce z A=1 i B=1. Świecąca zielona dioda świadczy o tym, że C=1

12 ZADANIE 6 Z funktorów NAND (7400) zaprojektować i zmontować przerzutnik asynchroniczny R-S. Sprawdzić tabelę przejść. Celem tego ćwiczenia jest skonstruowanie przerzutnika asynchronicznego RS oraz sprawdzenie tabeli przejść. Na podstawie schematu z Rys 1 na płytce UC-1 stworzono powyższy przerzutnik. R S Q 0 0 Stan niedozwolony Stan poprzedni Tabela 8. Stan przejść w przerzutniku RS Stan wyjść jest zawsze przeciwny. Przy przejściu ze stanu 1 1 na 00 nie można przewidzieć wyjścia układu. Wynika to z tego, iż nie można ustalić stanu układu na wyjściu ze stanem zabronionym. Poniżej znajdują się zdjęcia przedstawiające każdy z wymienionych stanów Rys.20 Działanie przerzutnika asynchronicznego dla R=0 i S=0 Rys.21 Działanie przerzutnika synchronicznego dla R=0 i S=1

13 Rys.22 Działanie przerzutnika synchronicznego dla R=1 i S=0 Rys.23 Działanie przerzutnika synchronicznego dla R=1 i S=1