Cykl III ćwiczenie 3. Temat: Badanie układów logicznych

Transkrypt

1 Ckl III ćwiczenie Temat: Badanie układów logicznch Ćwiczenie składa się z dwóch podtematów: Poziom TTL układów logicznch oraz Snteza układów kombinacjnch Podtemat: Poziom TTL układów logicznch. Wprowadzenie Prz budowie układów logicznch korzstam z pojęcia zmiennej logicznej. W przeciwieństwie do zwkłej algebr zmienna ta może przjmować tlko dwie wartości nazwane zerem logicznm (oznaczenie lub L ) i jednką logiczną (oznaczenie lub H ). Do operacji na zmiennch logicznch wkorzstuje się scalone układ logiczne. Poniżej na rs. - pokazano smbol bramki logicznej NAND oraz opis wprowadzeń układu scalonego 7 wkonanego w standardowej technologii TTL zawierającego czter bramki tego tpu. a) NAND b) A B Vcc B Y A A 7 Y B 5 B Y 6 9 A Gnd 7 8 Y Rs. -. a) smbol bramki logicznej NAND oraz tablica prawd b) opis wprowadzeń układu 7 Wprowadzenia oraz bramki NAND pełnią funkcję wejść a końcówka rolę wjścia. Zgodnie z tabelą prawd jednie podanie na oba wejścia układu stanu wsokiego skutkuje pojawieniem się stanu niskiego na wjściu. Wprowadzenia A i B z rsunku -b odpowiadają wejściom i a końcówka Y wjściu. Podobnie ma się stuacja dla pozostałch trzech bramek układu. Wprowadzenia V cc oraz Gnd służą do podłączenia zasilania i mas do układu. Standardowm napięciem zasilania układów serii TTL jest +5V. Odpowiednim stanom logicznm na wejściach i wjściach układu odpowiadają konkretne wartości napięć. Dla standardowej serii TTL tpowe napięcie wejściowe dla stanu wsokiego wnosi U IHtp =5 V (minimalne U IHmin = V) a dla stanu niskiego U ILtp = V (maksmalne U ILma =8 V). Dla wjścia tpowe napięcie w stanie wsokim wnosi U OHtp =5 V (minimalne U OHmin = V) a w stanie niskim U OLtp = V (maksmalnie U OLma = V). Wartości te należ interpretować w następując sposób. Jeżeli przkładowo dla bramki z rs. -a chcem uzskać (= = =) należ na oba wejścia podać napięcie nie mniejsze od U IHmin = V. Jeżeli na wjściu pojawi się napięcie nie większe od U OLma = V Dla napięcia zasilania układu równego +5V.

2 znacz to że układ działa poprawnie. Podobnie dla (= = =) na wejścia należ podać U ILma =8 V. Prawidłowo działając układ powinien wstawić na wjściu napięcie nie mniejsze od U OHmin = V. Na rs. - pokazano tpow przebieg charakterstki przejściowej bramki NAND wkonanej w technologii TTL. Zgodnie z tm co pokazano na rsunku charakterstka przejściowa prawidłowo działającej bramki NAND powinna przebiegać nad punktem A oraz poniżej punktu B. UO[V] 5 V U OHmin.V A U OLma.V.8V B V. U I [V] U ILma U IHmin Rs. -. Charakterstka przejściowa podstawowej bramki NAND TTL [] Schemat elektrczn bramki NAND wkonanej w technologii TTL pokazano na rs. -. Na schemacie pominięto pojemności złączowe poszczególnch tranzstorów które mają wpłw na skończon czas propagacji bramki. Vcc R 6k R R k T T D T T R k Rs. -. Schemat elektrczn bramki NAND wkonanej w technologii TTL [] Maksmaln prąd wjściow standardowej bramki TTL w stanie niskim wnosi I OLma =6 ma. Jednocześnie maksmaln prąd wejściow tej bramki dla stanu niskiego Gnd

3 wnosi I ILma =6 ma. Oznacza to że do jednego wjścia TTL podłączć można maksmalnie wejść TTL (rs. -). B6 B5 B B 6mA B.6mA B Rs. -. Bramka NAND obciążona dziesięcioma wejściami TTL (także bramkami NAND) Ponadto istnieją inne odmian układów TTL (seria H - szbka seria L - małej moc seria LS - Schottk ego małej moc itd.). Od serii standardowej różnią się one poziomami napięć wejściowch i wjściowch maksmalnmi prądami wjściowmi stratami moc a także czasami propagacji. Więcej informacji na ich temat znaleźć można w [] i [].. Przebieg ćwiczenia.. Pomiar charakterstki przejściowej Na początku ćwiczenia należ zmontować układ zamieszczon na rs. - służąc do pomiaru charakterstki przejściowej badanej bramki. Vcc P B V V Rs -. Układ do pomiaru charakterstki przejściowej bramki NAND Układ składa się z jednej bramki NAND której oba wejścia został zwarte ze sobą. Woltomierz V służ do pomiaru napięcia wejściowego U I a V napięcia wjściowego U O. Napięcie na wejściu bramki regulowane jest za pomocą potencjometru P. Wkonać należ nie mniej niż pomiarów zmieniając napięcie wejściowe od do V. Pomiar należ zagęścić w pobliżu punktów A i B (rs. -).

4 .. Pomiar charakterstki przejściowej pod obciążeniem Do pomiaru charakterstki przejściowej pod obciążeniem należ zbudować układ z rs. -. B5 Vcc B B P B V V B Rs. -. Rozszerzon układ do pomiaru charakterstki przejściowej bramki NAND Bramka B została obciążona ośmioma wejściami TTL (bramki od B do B5). Także dla tego układu należ dokonać pomiaru charakterstki przejściowej (minimum punktów pomiarowch)... Pomiar charakterstki wjściowej bramki Kolejn krok to pomiar charakterstki wjściowej (w układzie z rs. -). Charakterstka wjściowa opisuje zależność napięcia wjściowego U O w funkcji prądu wjściowego I O prz stałej wartości napięcia wejściowego. W celu zbadania tej charakterstki wejściu bramki B należ ustawić tpowe napięcie w stanie wsokim U IHtp =5 V. Dalej należ dokonać pomiarów napięcia wjściowego U O w funkcji prądu wjściowego I O. Zmian prądu wjściowego realizować należ poprzez odłączanie kolejnch wejść bramek B B5. Prz sporządzaniu charakterstki wjściowej U O =f(i O ) należ przjąć że każda z bramek pobiera prąd o wartości 6 ma.

5 Podtemat: Snteza układów kombinacjnch. Wprowadzenie.. Działania na zmiennch logicznch Prz budowie układów logicznch korzstam z pojęcia zmiennej logicznej. W przeciwieństwie do zwkłej algebr zmienna ta może przjmować tlko dwie wartości nazwane zerem logicznm (oznaczenie lub L ) i jednką logiczną (oznaczenie lub H ). Do operacji na zmiennch logicznch wkorzstuje się scalone układ logiczne które zawierają w swojej strukturze jedną lub więcej bramek. Każda bramka realizuje jedną funkcję logiczną. Posiada jedno lub więcej wejść oraz jedno wjście. W tabeli - zamieszczono opis podstawowch działań na zmiennch logicznch oraz smbole bramek które służą do ich realizacji. Tabela -. Podstawowe działania na zmiennch logicznch oraz smbole bramek służącch do ich realizacji nazwa funkcji iloczn AND suma OR negacja NOT funkcja Sheffera NAND funkcja Peirce a NOR smbol bramki wartości wejściowe wartość wjściowa () () () - - Jak wnika z tabeli jednie bramka NOT jest bramką jednowejściową. Pozostałe bramki mogą mieć dwa (tak jak w tabeli -) lub więcej wejść. Notacja matematczna wżej wmienionch działań wgląda następująco: iloczn (AND) suma (OR) negacja (NOT) funkcja Sheffera (NAND) funkcja Peirce a (NOR). Dla tch działań obowiązuje szereg praw podanch w poniższm zestawieniu []: prawa przemienności prawa łączności prawa rozdzielności

6 prawa pochłaniania prawa tautologii i własności negacji i podwójna negacja prawa de Morgana Poniżej pokazano przkład minimalizacji funkcji z podaniem praw które został do tego celu wkorzstane: prawo pochaniania prawo rozdzielności prawo tautologii prawo pochaniania podwójna negacja prawode M organa Realizacja sprzętowa funkcji wnikowej pokazana została na rs. -. B B Rs -. Sprzętowa realizacja zminimalizowanej postaci funkcji Nietrudno zauważć że początkowa postać równania wmaga użcia znacznie większej ilości bramek (konkretnie dziewięciu) niż postać zminimalizowana (tlko dwóch)... Minimalizacja funkcji logicznch z wkorzstaniem tablic Karnaugha Ważnm środkiem pomocniczm prz uzskiwaniu możliwie najprostszch postaci funkcji logicznej jest tablica Karnaugha. W tabeli - pokazano przkładową tablicę prawd funkcji którą chcem zrealizować za pomocą bramek logicznch.

7 Tabela -. Przkładowa tablica prawd funkcji do realizacji Odpowiadająca jej tablica Karnaugha pokazana jest na rs. -. Rs -. Tablica Karnaugha dla tablic prawd z tabeli - Zasada budow tablic jest następująca. Jeżeli liczba zmiennch jest parzsta (w tm przkładzie tak jest - czter zmienne od od ) buduje się tablicę kwadratową z połową zmiennch na górze i połową po lewej stronie (w tablic z rs. - i u gór a i po lewej stronie). Jeżeli natomiast liczba zmiennch jest nieparzsta należ zbudować tablicę możliwie smetrczną (np. dla pięciu zmiennch należ zbudować tablicę z u gór i i 5 po lewej stronie lub u gór i 5 po lewej stronie). Dodatkowo prz wpiswaniu zmiennch do pól należ zachować taką kolejność ab różnica wartości w sąsiadującch polach dotczła tlko jednej zmiennej. (np. w naszm przkładzie = w pierwszm polu = w drugim polu = w trzecim i = na końcu - w kolejnch przejściach zmiana tlko jednej zmiennej). Następnie tak skonstruowaną tablicę należ wpełnić wartościami funkcji. Kolejn krok to wkonanie procesu sklejania (rs. -).

8 D C B A Rs -. Tablica Karnaugha z rs - po procesie sklejania Proces sklejania polega na zgrupowaniu wszstkich sąsiadującch pól z jednkami w możliwie największe obszar prostokątne prz uwzględnieniu następującch zasad: zaznaczone obszar mogą obejmować jednie taką liczbę pól która jest naturalną potęgą liczb np. 8 6 itd. (na rs. - obszar A B C zawierają po pola a obszar D tlko pola) w każdm wierszu dwa skrajne pola są dla siebie sąsiadami. To samo tcz się poszczególnch kolumn (w skrajnm przpadku pozwala to na stworzenie takiego obszaru jak C na rs. -). Następnie dla każdego obszaru należ wznaczć iloczn zmiennch wejściowch które w danm obszarze nie ulegają zmianie. Jeżeli zmienne te mają wartość do ilocznu wpiswane są zanegowane. Przkładowo dla rs. - w grupie A nie zmieniają się wartości zmiennch i co oznacza że iloczn zmiennch wejściowch dla obszaru A wnosi: I A Podobnie dla pozostałch obszarów mam: I I I D B C Szukaną funkcję otrzmuje się przez zsumowanie wszstkich ilocznów: prawode Morgana Przkładową realizację sprzętową funkcji wnikowej pokazano na rs. -.

9 B B B B5 B Rs -. Realizacja sprzętowa funkcji z tabeli - Ważne jest ab w procesie sklejania zaznaczać możliwie największe obszar (nawet gd prowadzi to do wielokrotnego zachodzenia obszarów na siebie). W przeciwnm bowiem razie otrzmana funkcja nie jest optmalną. Metoda jest optmalna dla nie więcej niż czterech zmiennch wejściowch. Powżej tej liczb obliczenia stają się trudne i długotrwałe. Dla bardziej skomplikowanch układów wkorzstwana jest metoda Quine a - McCluskea która jest metodą sstematczną a obliczenia przebiegają w sposób zalgortmizowan. Więcej informacji na jej temat znaleźć można w [].. Przebieg ćwiczenia.. Realizacja podstawowch funkcji logicznch za pomocą bramek NAND i NOR Na rs. - pokazano przkład realizacji podstawowch funkcji logicznch za pomocą bramek NAND i NOR. a) b) c) Rs -. Realizacja podstawowch funkcji logicznch za pomocą bramek NAND i NOR W punkcie tm należ zbudować każd z układów znajdującch się po lewej stronie tożsamości. Następnie na podstawie pomiarów należ dla każdego z nich ułożć tablice prawd (stan wsoki zadajem przez podanie napięcia zasilania na wejście bramki a stan niski przez podłączenie danej końcówki wejściowej do mas). Na jej podstawie stwierdzić cz lewa strona tożsamości równa jest prawej... Zastosowanie tablic Karnaugha W tabeli - pokazano tablicę prawd przkładowej funkcji do realizacji. W punkcie tm należ zbudować i rozwiązać tablicę Karnaugha dla tej funkcji. Następnie należ zaproponować układ połączeń realizującch funkcję wnikową. Układ ten należ połączć na stanowisku laboratorjnm i na podstawie pomiarów zbadać cz jego działanie jest zgodne z

10 tabelą -. Ewentualna niezgodność świadcz o błędzie popełnionm prz rozwiązwaniu tablic Karnaugha. Tabela -. Przkładowa tablica prawd funkcji do realizacji. Zawartość sprawozdania Sprawozdanie powinno zawierać tablice prawd układów badanch w punkcie -. Na podstawie równań z punktu - (prawa pochłaniania tautologii itd.) tożsamości z rs. - należ dowieść na drodze analitcznej. W sprawozdaniu należ umieścić pełn opis procesu budowania i rozwiązwania tablic Karnaugha z punktu - razem ze schematem połączeń realizującm funkcję wnikową. Zaproponować schemat układu wkorzstującego tlko i włącznie bramki NAND realizującego tę funkcję. Literatura [] Kalisz J.: Podstaw elektroniki cfrowej. WKŁ Warszawa 99. [] Tietze U. Schenk Ch.: Układ półprzewodnikowe. WNT Warszawa 997.