Wykład 1 Podstawy projektowania układów logicznych i komputerów Synteza i optymalizacja układów cyfrowych Układy logiczne

HTML
DOWNLOAD

Wielkość: px

Rozpocząć pokaz od strony:

Download "Wykład 1 Podstawy projektowania układów logicznych i komputerów Synteza i optymalizacja układów cyfrowych Układy logiczne"

Dawid Dąbrowski
8 lat temu
Przeglądów:

cfrowch, Wdawnictwa Naukowo-Technicne, Majewski Władsław - Układ logicne, Podręcniki akademickie EiT, Jan Pieńkos, Janus Turcński - Układ

1 Element cfrowe i układ logicne Wkład Literatura M. Morris Mano, Charles R. Kime Podstaw projektowania układów logicnch i komputerów, Wdawnictwa Naukowo- Technicne Giovanni De Micheli - Sntea i optmaliacja układów cfrowch, Wdawnictwa Naukowo-Technicne, Majewski Władsław - Układ logicne, Podręcniki akademickie EiT, Jan Pieńkos, Janus Turcński - Układ scalone TTL w sstemach cfrowch, Wdawnictwa Komunikacji i Łącności, Łuba Tadeus - Sntea układów cfrowch, Wdawnictwa Komunikacji i Łącności, Wilkinson Barr - Układ cfrowe, Grocki Wojciech - Układ cfrowe.

2 Legenda: Rodaje bramek Algebra Boole a Sposob apisu funkcji logicnch Bramki logicne Bramki logicne układ elektronicne, które wkonują operacje na jednm lub więcej sgnałach wejściowch i wtwarają sgnał wjściow. Sgnał elektrcne prjmują jedną dwóch roponawalnch wartości: {0, } Stan wsoki Stan niski wjście 5,0 4,0,0,0,0 0,0 wejście Stan wsoki Stan niski Dlacego sstem dwójkow a nie np. diesiętn? 4

3 Rodaje bramek AND OR NOT NAND NOR EOR ENOR Inne Wjścia bramek są połącone wejściami innch bramek, tworąc układ cfrow 5 Bramka AND Bramka AND koniunkcja realiuje funkcję: Tablica prawd: Wejście Wjście Wjście bramki AND jest w stanie wsokim tlko wted, gd oba wejścia są w stanie wsokim. 6

4 Bramka OR Bramka OR alternatwa realiuje funkcję: Tablica prawd: Wejście Wjście Wjście bramki OR jest w stanie wsokim, jeżeli któreś wejść lub oba są w stanie wsokim. 7 Bramka NOT Bramka NOT inwerter realiuje funkcję: Tablica prawd: Wejście Wjście 0 0 Bramka NOT powala nam mienić stan logicn na preciwn tw. negowanie stanu logicnego. 8 4

5 Bramka NAND Bramka NAND realiuje funkcję: Funkcja Scheffera Tablica prawd: Wejście Wjście Wjście bramki NAND jest w stanie wsokim, jeżeli któreś wejść lub oba są w stanie niskim. 9 Bramka NOR Bramka NOR realiuje funkcję: Tablica prawd: Wejście Wjście Wjście bramki NOR jest w stanie wsokim, jeżeli oba wejścia są w stanie niskim. Funkcja Webba strałka Pierce a 0 5

6 Bramka XOR EOR, Albo Tablica prawd: Bramka XOR suma modulo realiuje funkcję: Wejście Wjście Wjście bramki Eclusive-OR jest w stanie wsokim, jeżeli stan wejść są różne. Bramka ENOR Bramka ENOR ekwiwalencja, równoważność realiuje funkcję: ~ Tablica prawd: Wejście Wjście Wjście bramki Eclusive-NOR jest w stanie wsokim, jeżeli stan wejść są takie same. 6

7 Algebra Boole a Prawa premienności Prawa łącności Prawa rodielności Prawa de Morgana Prawa idempotentności Prawo podwójnej negacji Prawa pochłaniania Prawa premienności Prawa łącności 4 7

8 Prawa rodielności Prawa de Morgana Prawa idempotentności Prawo podwójnej negacji

9 Prawa pochłaniania Zastosowanie algebr Boole a Udowodnij,że lewa strona jest równa prawej: a bc ab c ac bc L a bc ab c aab ac abbc bcc mnożm nawias pre siebie Pamiętaj: aa 0 aab ac abbc bcc ac bc LP bb 0 cc c 8 9

10 Zastosowanie algebr Boole a Udowodnij,że lewa strona jest równa prawej: a a b ab L a a b a ab ab wkonujem diałanie w nawiasie Pamiętaj: aab aab ab LP a b ab aa 0 aa a ab 9 Sposob apisu funkcji apis algebraicn tablica prawd wektor prawd postać FDCF postać FCCF i inne 0 0

11 Zapis algebraicn f Tablica prawd Tablica prawd ang. Truth Table - nawana inacej tablicą wartości, to estawienie w kolejnch wiersach wsstkich możliwch kombinacji wartości i odpowiadającch im wartości funkcji. Kombinacje te musą bć uporądkowane tak, ab tworł kolejne licb naturalne apisane w sstemie dwójkowm. Tablica prawd c.d. Tablica prawd bramki AND: Zestawienie wsstkich możliwch kombinacji: n, gdie n to licba wejść. Wejście Wjście Wartości funkcji odpowiadające wejściom. Kombinacje musą bć uporądkowane , 0 0, 0 0, 0

12 Wektor prawd Tablica prawd bramki AND: Wejście Wjście Wektor prawd funkcji to wartości funkcji. X[0 0 0 ] T - wektor prawd dla bramki AND Postać FDCF SOP Full Disjunctive Canonical Form, Sum of Products To postać djunkcjna, której składnikami są upełne ilocn elementarne ang. minterm - to ilocn wsstkich miennch danej funkcji, pr cm mienne te mogą wstępować jako proste lub anegowane - jest to tw. konsttuenta. 0 f 0,,,5 000,00,0,0 4

13 Postać FCCF POS To postać koniunkcjna, której cnnikami są upełne sum elementarne ang. materm - to suma wsstkich miennch danej funkcji, pr cm mienne te mogą wstępować jako proste lub anegowane - jest to tw. konsttuenta 0. f Full Conjunctive Canonical Form, Product of Sum,4,6,7 0 00,00,0, 5 Tablica prawd f f 0,,,5 0 f,4,6,7 0 6

14 Uskiwanie postaci FDCF i FCCF Każdą funkcji logicnch da się apisać w postaci FDCF i FCCF. Wróżniam następujące metod: drogą prekstałceń opartch na prawach algebr logiki pr pomoc tablic prawd lub wektora prawd [X] lub tablic Karnaugha 7 Prekstałcenia algebraicne Dla otrmania FDCF należ: funkcję logicną doprowadić do postaci suma ilocnów te ilocn, które nie są upełnmi ilocnami elementarnmi pomnożć pre sum: i i skorstać prawa rodielności mnożenia wględem dodawania 8 4

15 należ funkcję logicną doprowadić do postaci ilocn sum do tch sum, które nie są upełnmi sumami elementarnmi dodać ilocn: skorstać prawa rodielności dodawania wględem mnożenia Prekstałcenia algebraicne Dla otrmania FCCF należ: 0 i i Prekstałcenia algebraicne Daną mam funkcję logicną: f Sukam FDCF metodą prekstałceń analitcnch stosujem prawo rodielności mnożenia wględem dodawania, a potem wprowadam brakujące mienne mnożąc pre sumę: i i. f

16 6 Prekstałcenia algebraicne Daną mam funkcję logicną: f Sukam FCCF metodą prekstałceń analitcnch stosujem prawo rodielności dodawania wględem mnożenia, a potem wprowadam brakujące mienne pre dodanie: 0 i i. f Koniec Diękuję a uwagę

Podobne dokumenty

BADANIE CYFROWYCH UKŁADÓW ELEKTRONICZNYCH TTL strona 1/7

BADANIE CYFROWYCH UKŁADÓW ELEKTRONICZNYCH TTL strona 1/7 BADANIE CYFROWYCH UKŁADÓW ELEKTRONICZNYCH TTL 1. Wiadomości wstępne Monolitcne układ scalone TTL ( ang. Trasistor Transistor Logic) stanowią obecnie