PROCEDURY REGULACYJNE STEROWNIKÓW PROGRAMOWALNYCH (PLC)

Wielkość: px

Rozpocząć pokaz od strony:

Download "PROCEDURY REGULACYJNE STEROWNIKÓW PROGRAMOWALNYCH (PLC)"

Dawid Bednarski
8 lat temu
Przeglądów:

1 PROCEDURY REGULACYJNE STEROWNIKÓW PROGRAMOWALNYCH (PLC) W dotychczasowych systemach automatyki przemysłowej algorytm PID był realizowany przez osobny regulator sprztowy - analogowy lub mikroprocesorowy. W systemach automatyki ze sterownikami programowalnymi jest to na ogół specjalna uniwersalna procedura, która musi by właciwie sparametryzowana w programie uytkowym. Dla właciwego wykorzystania jej moliwoci dobrze jest pamita, e znajomo wartoci parametrów dla podstawowego schematu blokowego przedstawionego poniej nie wystarcza do właciwego skonfigurowania regulatora. Przy praktycznym wykorzystaniu powyszej ogólnej struktury PID naley uwzgldni dodatkowo nastpujce zagadnienia: 1) wpływ okresu próbkowania na nastawy algorytmu PID, 2) wybór formy algorytmu (pozycyjny, prdkociowy) w zalenoci od rodzaju mechanizmu wykonawczego, 3) wprowadzenie ograniczenia na sygnał wyjciowy regulatora z jednoczesnym modyfikowaniem działania czci całkujcej, 4) uycie filtru formujcego warto zadan bd modyfikacja struktury regulatora, 5) regulacja z kompensacj zakłóce. Oprogramowanie sterowników programowalnych rónych producentów na ogół pozwala na uwzgldnianie wspomnianych zagadnie przy parametryzowaniu procedur regulacyjnych wybranego systemu sterowników. Dyskretyzacja algorytmu PID Algorytm PID w komputerowych systemach sterowania musi by realizowany przez szczególn posta regulatora, która moe by nazwana regulatorem cyfrowym przedstawionym na rys.2. Cech charakterystyczn takiego regulatora jest praca ze stałym okresem próbkowania Tp. Układ próbkowania sygnału wyjciowego obiektu regulacji na podstawie sygnału y(t) wyznacza cig wartoci dyskretnych y(k). Algorytm regulacji na podstawie cigu wartoci dyskretnych uchybu regulacji e(k) = yzd(k) - y(k) okrela cig dyskretnych wartoci sygnału sterujcego u(k) dla k = 0, 1, 2, 3,... Na wyjciu regulatora cyfrowego znajduje si układ ekstrapolacji, który na podstawie tego cigu wartoci dyskretnych wypracowuje sygnał sterujcy obiektem u(t) okrelony dla kadej chwili czasu t.

Dla właciwego wykorzystania jej moliwoci dobrze jest pamita, e znajomo wartoci parametrów dla podstawowego schematu blokowego przedstawionego poniej nie wystarcza do właciwego skonfigurowania

2 Dyskretyzacja algorytmu regulacji PID (1) polega na wprowadzeniu dyskretnych wartoci sygnału uchybu regulatora oraz zastpieniu całki sum, a pochodnej - rónic pierwszego rzdu (2) Oznaczajc (3) i przyjmujc - dla struktury równoległej otrzymujemy po przekształceniach lub (4) (5) - dla struktury szeregowej otrzymujemy po przekształceniach gdzie: (6)

rzdu (2) Oznaczajc (3) i przyjmujc - dla struktury równoległej otrzymujemy po

3 ! " Struktura równoległa realizuje wyłcznie tzw. posta pozycyjn algorytmu PID przydatn do zastosowania tam, gdzie mechanizm wykonawczy sterowany z regulatora ma charakter wzmacniacza którego sygnał wyjciowy jest proporcjonalnego do sygnału wyjciowego regulatora u(k). Struktura szeregowa moe by natomiast stosowana w dwóch postaciach - pozycyjnej i prdkociowej, zalenie od tego czy sygnałem wyjciowym procedury regulacyjnej jest sygnał u(k) czy jedynie przyrost tego sygnału tzn. u(k). Posta prdkociowa algorytmu PID przydatna jest tam, gdzie mechanizm wykonawczy sterowany z regulatora ma charakter członu całkujcego (np. siłownik bez pozycjonera). Naley zwróci uwag, e jeli dla dyskretnego algorytmu PID sygnał wyjciowy regulatora bdzie odtwarzany przy pomocy przetwornika cyfrowo-analogowego (co oznacza tzw. ekstrapolacj zerowego rzdu) to jego nastawy poza wartociami Kp, Ti, Td musz uwzgldnia aktualny okres próbkowania Tp. Poniewa w praktyce przy dobieraniu nastaw regulatorów wygodnie jest korzysta z bogatych dowiadcze dotyczcych strojenia regulatorów cigłych, naley koniecznie o tym pamita jeeli działanie regulatora cyfrowego ma by w pełni równowane działaniu analogicznego regulatora cigłego. Nastawy regulatora cyfrowego Kp, Ti, Td dobrane jak dla regulatora cigłego nie spowoduj wikszych błdów jeeli okres próbkowania bdzie co najmniej o rzd mniejszy od najmniejszej stałej czasowej obiektu. Modyfikowanie działania czci całkujcej Wiadomo, e w dobrych regulatorach PID ich działanie powinno by modyfikowane, gdy sygnał wyjciowy regulatora osiga poziom ograniczenia. Podane wyej struktury nie nadaj si w takiej postaci do bezporedniego zastosowania w praktyce, gdy przy wystpieniu zewntrznego ograniczenia sygnału wyjciowego regulatora u(k) nie chroni przed niepodanym zjawiskiem nadmiernego wzrostu wartoci sygnałów wewntrznych zwizanych z całkowaniem (ang. windup efect), przyczyniajc si do dłuszego ni potrzeba pozostawania sygnału sterujcego na ograniczeniu i wywołujc przez to niepodane przeregulowanie w przebiegu sygnału wyjciowego

4 obiektu. Jednym ze sposobów ograniczenia szkodliwych skutków tego zjawiska jest zwykłe zatrzymywanie działania czci całkujcej regulatora PID w chwili, gdy jego sygnał wyjciowy osiga ograniczenie. W przypadku struktur analogowych moliwe s take inne sposoby oparte na nieliniowym ujemnym sprzeniu zwrotnym wokół regulatora. Dla regulatorów cyfrowych moliwe jest jednak dokładne rozwizanie tego problemu. Sposób uniknicia efektu "win-dup" w omawianych strukturach podali Glattfelder, Schaufelberger i Tödtli. Dla struktury równoległej algorytm jest nastpujcy: krok 1: oraz: nastpnie: krok 2: Jeeli (7) krok 3: Jeeli krok 4: krok 5: Powrót do kroku 1. Algorytmowi temu odpowiada schemat blokowy: # " " $

ograniczenie. W przypadku struktur analogowych moliwe s take inne sposoby oparte na nieliniowym ujemnym sprzeniu zwrotnym wokół regulatora.

5 Dla struktury szeregowej algorytm jest nastpujcy: krok 1: krok 2: Jeeli krok 3: Jeeli (8) krok 4: krok 5: Powrót do kroku 1. Algorytmowi temu odpowiada schemat blokowy: % " " " $ Podane wyej struktury zapewniaj prawidłow prac regulatora PID przy duych zakłóceniach lub zmianach wartoci zadanej w szerokich granicach. Wprowadzanie zwykłego ograniczenia na sygnał wyjciowy regulatora (bez dodatkowego sprzenia zwrotnego) jest niewskazane, jeeli w regulatorze wykorzystywana jest cz całkujca. Formowanie wartoci zdanej Podstawowym zadaniem regulatora jest minimalizacja błdu regulacji okrelanego jako rónica midzy wartoci zadan a wartoci regulowan Przyjmowanie, e warto zadana yzd(t) moe zmieni si skokowo jest wymaganiem zbyt rygorystycznym w układach praktycznych, gdy ze wzgldu na zawsze wystpujce ograniczenia sygnałów sterujcych, dla rzeczywistych obiektów regulacji nie jest moliwe osignicie dowolnie krótkiego czasu reakcji. Skoro tak, to zakładajc pewien dopuszczalny dla danego układu regulacji czas reakcji mona zmienia warto zadan nie skokowo, lecz z ograniczeniem jej szybkoci zmian. Oznacza to wprowadzenie na wejcie regulatora członu stanowicego rodzaj filtru formujcego warto zadan. Filtr ten powinien mie posta przedstawion na rys.7 lub by członem inercyjnym pierwszego rzdu ze stał czasow ok. piciokrotnie mniejsz od podanego czasu regulacji. Dla zakłóce wystpujcych w obiekcie regulacji przeciwdziałanie regulatora pozostaje niezmienione. Uycie filtru wartoci zadanej celowe jest jedynie w przypadku układów regulacji stałowartociowej (9)

Wprowadzanie zwykłego ograniczenia na sygnał wyjciowy regulatora (bez dodatkowego sprzenia zwrotnego) jest niewskazane, jeeli w regulatorze wykorzystywana jest cz całkujca.

6 (stabilizacji) lub programowej; nie naley go uywa w układach regulacji nadnej. Prawidłowo dobrany filtr wartoci zadanej pozwala w prosty sposób unikn szkodliwych przeregulowa w odpowiedzi skokowej zamknitego układu regulacji. &' $" ( ")* +, $" Zamiast filtru wartoci zadanej mona zastosowa zmian struktury regulatora polegajc na tym, e błd regulacji zawierajcy informacj o sygnale wartoci zadanej jest przetwarzany tylko przez cz regulatora, za pozostała cz przetwarza jedynie sygnał wyjciowy obiektu (rys.8). Na przykład w przypadku regulatora PI cz A powinna by całkujca, za cz B - proporcjonalna. Natomiast w przypadku regulatora PD cz A powinna by proporcjonalna, za cz B - róniczkujca. Struktur przedstawion na powyszym rysunku mona równie interpretowa nastpujco: cz B stanowi układ korekcyjnego ujemnego sprzenia zwrotnego wokół obiektu regulacji, za cz A jest właciwym regulatorem dobieranym do współpracy z obiektem skorygowanym dynamicznie. Kompensacja zakłóce oddziałujcych na obiekt W wielu układach regulacji skuteczno działania regulatora moe zosta poprawiona jeli istnieje moliwo pomiaru wartoci sygnału zakłócajcego prac obiektu. Zastosowa mona wtedy układ kompensacji wpływu tego zakłócenia na obiekt poprzez dodanie do sygnału wyjciowego regulatora dodatkowego sygnału kompensujcego ze znakiem przeciwnym do znaku oddziaływania zakłócenia na obiekt. Ide układu zamknitego z kompensacj zakłócenia przedstawiono na rys. 9, przy załoeniu, e obiekt mona podzieli na dwie czci - jedn wstpn, o transmitancji GO1(s), przed miejscem oddziaływania zakłócenia i drug kocow o transmitancji GO2(s), midzy miejscem oddziaływania zakłócenia a wyjciem. Mona uwaa, e człon o transmitancji GK(s) stanowi rodzaj drugiego regulatora działajcego ze specyficznym sprzeniem "w przód" (ang. feedforward control).

&' $" ( ")* +, $" Zamiast filtru wartoci zadanej mona zastosowa zmian struktury regulatora polegajc na tym, e błd regulacji zawierajcy informacj o sygnale wartoci zadanej jest przetwarzany tylko

7 -. "* +" Jak łatwo sprawdzi, transformata składowej błdu regulacji wywołanego zakłóceniem wyraa si wzorem (10) Jeeli moliwe jest dobranie w torze kompensacji transmitancji (11) to wpływ zakłócenia na prac układu zamknitego zostanie całkowicie wyeliminowany, a regulator GR(s) wystarczy dobra do pozostałej czci obiektu o prostszej transmitancji GO2(s). W bardzo wielu przypadkach wystarczy, e regulator (11) kompensujcy zakłócenie bdzie regulatorem typu P lub PD. Sygnał kompensujcy zakłócenie powinien by dodawany do sygnału wyjciowego regulatora przed blokiem realizujcym ograniczenie sygnału wypadkowego. Zakoczenie Procedury regulacyjne sterowników programowalnych w coraz wikszym stopniu oferuj gotowe struktury realizujce przedstawione wyej zadania. Uytkownik powinien jednak wiedzie jak naley je prawidłowo wykorzysta aby uzyska podany efekt. Przy dobieraniu odpowiednich parametrów pozwalajcych uruchomi tak uniwersaln procedur regulatora PID naley wiedzie: - czy przy wprowadzaniu czasu zdwojenia i czasu wyprzedzenia uwzgldniono ju konkretny okres próbkowania, - jak w danej procedurze działa ograniczenie sygnału wyjciowego regulatora, - czy uywana procedura jest algorytmem pozycyjnym czy prdkociowym, - jak w danej procedurze realizowa filtracj wartoci zadanej, - jak w danej procedurze mona zrealizowa kompensacj zakłócenia.

W bardzo wielu przypadkach wystarczy, e regulator (11) kompensujcy zakłócenie bdzie regulatorem typu P lub PD.

Podobne dokumenty

Podstawy Automatyki. Wykład 6 - Miejsce i rola regulatora w układzie regulacji. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Podstawy Automatyki. Wykład 6 - Miejsce i rola regulatora w układzie regulacji. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki Wykład 6 - Miejsce i rola regulatora w układzie regulacji Instytut Automatyki i Robotyki Warszawa, 2015 Regulacja zadajnik regulator sygnał sterujący (sterowanie) zespół wykonawczy przetwornik pomiarowy