Deekcja synchroniczna i PLL Układ mnoŝący -deekor azy! VCC VCC
U wy, średnie Deekcja synchroniczna Gdy na wejścia podamy przebiegi o różnych częsoliwościach U cosω i U cosω +φ oraz U ma dużą ampliudę o: U 0 cosϕ dla dla ω ω ω ω Gdy na wejścia podamy przebiegi o różnych częsoliwościach U recω i U recω o: U wy.średnie π U wy, średnie U ϕ π / 0 dla dla ω ω ω ω π MnoŜenie dwućwiarkowe φ U wyj średnie π φ
MnoŜenie czero-ćwiarkowe φ + - U wyj średnie π φ MnoŜenie cyrowe φ A ExOR albo 3 U wyj średnie π φ 3
Deekcja synchroniczna VCC VCC R C + Acos ω U wy ; średnie A Deekcja synchroniczna Układ mnożący deekor synchroniczny Obiek izyczny R C Przesuwnik azy Inormacja o reakcji obieku na wymuszenie Obiek izyczny Filr B~/RC RC rzędu 0s > B rzędu 0.Hz 4
Deekcja synchroniczna Deekcja synchroniczna Deekcja homodynowa Lock-in ampliier Lock-in ampliier przykład 5
Deekcja synchroniczna gdy φ 0 Deekor kwadraurowy lub I&Q I Acosϕ. Acos ω Obiek izyczny +. + φ +90 o Q Asinϕ U wy. średnie A Deekor synchroniczny scalony np. NE6 lub NE60 moŝe być mieszaczem 6
Deekor synchroniczny scalony np. AD630 Modulacja DSB-S.C.!!! Pęla synchronizacji azowej PLL Phase Locked-Loop Służy do synchronizacji przebiegów -zn. na wyjściu uzyskuje się sygnał o dokładnie ej samej częsoliwości, co sygnał wejściowy i ej samej azie z dokładnością do sałej ω +ϕ U wej Asin PLL U wyj Asin ω + ϕ + ϕ 0 7
PLL Synchronizuje się do częsoliwości podsawowej lub harmonicznych MoŜe urzymywać częsoliwość przy zanikach sygnału wejściowego ilr całkujący Sygnał wejściowy moŝe być mocno zaszumiony lub zakłócany azowo lub ampliudowo Z szumu wyławia jeden sygnał ma charaker ilru selekywnego PLL schema blokowy in s De. azy k d [V/rad] u ϕ ϕ ϕ we wy Filr Hs[V/V] u VCO k [rad/vs] ou s 8
9 Sygnały azy sin sin s A U s A U ou ou ou ou in in in in + + ω ω Całkujący charaker VCO " " sin sin 0 0 0 0 0 0 0 s U s k d u k d u k u k d d porzeby z u k deinicji z d d A A ϕ ω ω ω ω ω ω ϕ ω + + + + + W przekszałceniu Laplace s całkowaniu odpowiada dzieleniu przez s
G PLL schema blokowy ou s in s k kd H s s s ow in s De. azy Filr k d [V/rad] Hs[V/V] u ϕ ϕ ϕ we wy u VCO k [rad/vs] ou s Typ układu PLL k ou Gow s kd H s s in s yp licznik s wielomian s Typ kroność zerowego bieguna ransmiancji owarej pęli 0
PLL schema blokowy in s De. azy Filr k d [V/rad] Hs[V/V] u ϕ ϕ ϕ we wy u VCO ou s k g [rad/vs] G zam s ou in kdkgh s Licznik s s + k k H s Mianownik s s d g Rząd układu Licznik s + resza s rząd mianownika unkcji ransmiancji układu z zamknięą pęlą rzad Deekory azy układ próbkująco - pamięający WE WY S U 0we U cos ϕ wyśy π φ π
Deekory azy bramka EXOR A ExOR albo 3 φ π Deekory azy klucz układ mnoŝący WE WY U we U 0 sin ω we S φ U U wyśy π cos 0we ϕ π
Deekory azy klucz układ mnoŝący WE WY S φ U wy. średnie U 0weϕ / Deekory azy układ mnoŝący VCC Gdyφ0 φ U wy.średnie U we U 0 sin ω we π φ 3
Deekor podwójnie zrównowaŝony Double-balanced mixer VCC VCC Deekory azy i częsoliwości z przerzuników D 4
Deekory azy i częsoliwości z przerzuników D Generaory VCO - inegraor przerzunik 5
Generaory VCO - ze sprzęŝeniem emierowym I 4U BE C Bezpośrednia modulacja częsoliwości VCO- Volage Conrolled Oscillaor VCC Ω π LC Co C u V Ω Ω + m 0 Funkcja mocno nieliniowa!!!!! 6
PLL ilr R R C + RCs H s + R + R Cs R R C + RCs H s R Cs PLL unkcja przenoszenia układu z pęlą owarą R R C G ow + R k k Cs d s + R + R Cs s Typ pierwszy R R C G ow + R k k Cs g s R Cs s Typ drugi 7
PLL unkcja przenoszenia układu z pęlą zamknięą R τ R C τ RC K k d k R C G zam ωn ωn ξ s + ωn K s s + ξω s + ω n n Rząd drugi ω L ξω n 8 ωc Kξωn ωn π ω C ξω n ω n K ; τ + τ + Kτ ξ ωn K Pulsacja swobodna i sała łumienie drugi PLL unkcja przenoszenia układu z pęlą zamknięą R C τ R C τ RC K k d k R G zam s s ξω ns + ωn + ξω s + ω n n ω L ξω n 8 ωc Kξωn ωn π C ω ξω n ω K τ n ; ξ τ Rząd drugi K τ Pulsacja swobodna i sała łumienie drugi 8
PLL - reakcja na sygnał wejściowy ou ou s G zam ou s dou ω d s in s Skokowa zmiana azy np.. PSK impulsowa modulacja azy Skokowa zmiana częsoliwości np. FSK impulsowa modulacja częsoliwości Liniowa zmiana częsoliwości np. modulacja chirp in ϕ ω ϕ in s s ω s in in s V in s s 3 V in s 3 s PLL zakresy chwyania i rzymania u ω < ω < ω L C T u k G k 9
PLL proces synchronizacji u u ω k k C Demodulacja AM PLL zasosowania Deekcja synchroniczna Modulaory i demodulaory FM i PM Syneza częsoliwości Synchronizacja sysemów elekomunikacyjnych 0
Pęle scalone 4046 4046 deekor azy I
4046 komparaor azy II 4046 charakerysyka Charakerysyka Deekor I eor Deekor II Brak sygnału na wejściu wyj 0 wyj min Przesunięcie azy we/wy 90deg dla 0 0 do 80 na granicach T 0deg Syn. Do harmonicznych synchronizuje Nie synchronizuje Odporność na szum duza mała T rzymanie max - min C chwyanie C < T zależy od ilru C T
4046 zasosowanie demodulaor FM 4046 zasosowanie demodulaor AM 3
PLL układy scalone LM565 do 500kHz LM565 4
NE564 NE564 do 50MHz 5
NE567 NE567 6
:k Syneza częsoliwości in /k De. azy Filr VCO ou in k in n ou ou /n :n n k ou in ADF4360-7 350-800MHz 7
ADF4360-7 350-800MHz ADF4360-7 generaor 500MHz 8
Podsumowanie deekcja synchroniczna i PLL Zasada deekcji synchronicznej Deekor podwójnie zrównowaŝony Deekor kwadraurowy Zasada działania PLL Przykłady bloków unkcjonalnych deekor azy, VCO, ilr Zasosowania deekor AM, deekor FM i PM, syneza częsoliwości 9