ćwiczenie 211 Hardware'owa realizacja automatu z parametrem wewnętrznym 1. Synteza strukturalna automatu z parametrem wewnętrznym

Transkrypt

1 ATEDA INFOMATYI TEHNIZNE Ćwicnia laoratoryjn Logiki Układów yfrowych ćwicni Tmat: Hardwarowa raliacja automatu paramtrm wwnętrnym. ynta strukturalna automatu paramtrm wwnętrnym Punktm wyjścia synty strukturalnj automatu paramtrm wwnętrnym <A> równoważngo adanmu automatowi Moora <A> są funkcj prjść automatów składowych <B> i <E>. Wynikim synty ędą struktury logicn tych automatów jako układy skwncyjn udowan ramk i prrutników. Załóżmy ż jako rultat komputrowj synty uyskano następując wyrażnia symolicn + G i ~ + G : G = + ~ G = + Grafy prjść G i ~ G automatów <B> i <A> narysowan na podstawi wyrażń i prdstawion ostały na rys. i. ys.. Graf G jako graf prjść automatu <B> G

2 Logika Układów yfrowych Hardwarowa raliacja APW G ~ ys.. Graf ~ G jako graf prjść automatu <E> + ~ W clu okrślnia struktury logicnj automatu <A> wyrażnia G i G + są porądkowan tak ay a danym nawiasm otwirającym k r lu k j nalały się wsystki lmnty rprntując krawędi wychodąc dango wirchołka r lu j. W wyniku ++ ~ takigo uporądkowania otrymuj się wyrażnia symolicn G i G ++. Z koli wyrażnia ~ t prkstałcan są do takij postaci G i G która jdnonacni okrślałay strukturę logicną automatów <B> i <E>. Dla ilustrowania takigo prkstałcnia ropatrmy pocątkowy fragmnt wyrażnia ++ + G otrymany wyrażnia G. ++ G = W clu jdnonacngo okrślnia tj cęści struktury logicnj automatu <B> która rprntuj wsystki możliw połącnia prrutnika innymi prrutnikami ++ wyrażni G prkstałcon ostani do postaci G. G =... {[[ ] ] [[ ] ]} {[[ ] ] [[ ] ]} {[[ ] ] [ ] ]}... W wyrażniu G symol pogruion i onacają prrutniki natomiast symol pogruinia onaca sygnał gnrowany pr prrutnik. Ponadto dowolna para nawiasów prostokątnych [... ] onaca ramkę AND a dowolna para nawiasów klamrowych {... } ramkę O. Na podstawi wyrażnia G można narysować schmat logicny tj cęści struktury automatu <B> która raliuj wsystki prjścia tgo automatu stanu do poostałych stanów cyli i w tym prypadku ni ma prjścia do stanu. chmat tn prdstawiony ostał na rys.. Warto wrócić uwagę na owód podłącony do wjścia prrutnika. st to suma ou sygnałów powodujących prjści do stanów lu powinno wówcas nastąpić skasowani prrutnika. Do wjścia prrutnika ramka O podłącon ędą równiż sygnały pochodąc innych cęści struktury automatu <B>. uma sygnałów i strująca wjścim prrutnika rprntuj dwi pętl w stani. Owód tn ostał pokaany dla achowania godności schmatu wyrażnim. W praktyc moż yć on jdnak pominięty pętla onaca rak miany stanu prrutnika co można uyskać dla =. ygnały pomocnic ora na rys. prawj strony u góry wykorystan są w struktur logicnj automatu <E>.

3 Logika Układów yfrowych Hardwarowa raliacja APW ys.. Układ logicny dla prjść automatu <B> stanu do innych stanów na podstawi wyrażnia G. aliacja sprętowa automatu paramtrm wwnętrnym Na podstawi wyników synty raliowany ostał modl laoratoryjny automatu paramtrm wwnętrnym. Wykorystano układy standardowj srii TTL prrutniki Mastr-lav ora ramki AND i O. Taki staw ramk powoli uyskać arówno prjrystość modlu jak i godność praktycnj raliacji wynikami synty. ażdy prrutników rprntuj jdn stan automatu <B> lu <E> mtoda kodowania hot on. Ustawini prrutnika onaca ż automat najduj się w stani rprntowanym pr tn prrutnik. tan prrutnika jst jdnocśni sygnałm wyjściowym automatu <A> którgo odworowanim jst automat paramtrm wwnętrnym <A>. truktury logicn odpowiadając stanom... są podon. óżnic występują w cęściach gnrujących sygnały wudając dla innych stanów sumy wyranych ilocynów i j k. Dla stanów pętli prrutnik kasowany jst sumą ilocynów i j. śli aś występują pętl to rolę tę spłnia suma sygnałów wudających inn prrutniki pry wyjściu dango stanu. Układ logicny odwircidlający prjścia automatu <B> stanu do rys. 6 moż yć optymaliowany. ygnał onacony "do " okrślony jst pr funkcję logicną f: f = + + = + + Onaca to ż prjści stanu do pod wpływm sygnału achodi pry dowolnym stani automatu <E> + + =. Pokaana funkcja logicna moż więc ostać rdukowana do postaci: f =

4 Logika Układów yfrowych Hardwarowa raliacja APW Po włącniu układu stan prrutników jst niokrślony. Nalży więc ustawić prrutniki odpowiadając stanom pocątkowym w cęściach <B> i <E> w omawianym prykładi są to stany i poostał prrutniki powinny ostać skasowan. aliowan jst to sygnałm TAT oddiaływującym na asynchronicn wjścia prrutników ustawiając lu kasując. Altrnatywą dla takigo rowiąania jst podani sygnału TAT na wjścia prrutników odpowiadających stanom pocątkowym synchronicni. W prypadku użycia prrutników ni posiadających asynchronicngo wjścia ustawiającgo jst to jdyn rowiąani. Ustalni stanów pocątkowych wymaga jdnak wówcas dodatkowgo cyklu gara. Nalży wrócić uwagę na to ż w wiąku użycim prrutników typu Mastr- lav informacja na wjściach prrutników ni powinna ulgać miani pry stani "" sygnału synchroniującgo LO. Onaca to ż równiż sygnały wjściow automatu i ni powinny w tym casi ulgać miani. Impuls synchroniujący powinin trwać możliwi krótko. Praca układu priga w następujących faach:. Ustalni stanów pocątkowych prrutników impuls "" na wjściu TAT. Wyór sygnału wjściowgo stan "" na wjściu lu. Wykonani jdngo cyklu pracy impuls "" na wjściu LO - ustalni stanu prrutników alżni od informacji na wjściach i. Ostatni dwi fay i mogą yć wilokrotni powtaran prjścia do koljnych stanów. chmaty układów ędących raliacją automatu <B> każdy stanów... oddilni ora automatu <E> prdstawiono na ałąconych rysunkach rys prawodani ćwicnia W sprawodaniu nalży umiścić:. yntę strukturalną adango automatu <A> paramtrm wwnętrnym. Wyniki sprawdnia godności diałania automatu <A> typu Moora którgo automat <A> ył wyprowadony. Wnioski dotycąc raliacji ćwicnia i achowania się automatu <A>.

5 Logika Układów yfrowych Hardwarowa raliacja APW 5 do od do od =y do LO TAT ys.. chmat logicny prjść stanu

6 Logika Układów yfrowych Hardwarowa raliacja APW 6 do TAT od od do od =y do LO ys. 5. chmat logicny prjść stanu

7 Logika Układów yfrowych Hardwarowa raliacja APW 7 od do od do od =y LO TAT ys. 6. chmat logicny prjść stanu

8 Logika Układów yfrowych Hardwarowa raliacja APW 8 do do od od =y LO TAT ys. 7. chmat logicny prjść stanu

9 Logika Układów yfrowych Hardwarowa raliacja APW 9 TAT LO ys. 8. chmat logicny automatu <E>