Układy FPGA. Programowalne Układy Cyfrowe dr inż. Paweł Russek

Wielkość: px

Rozpocząć pokaz od strony:

Download "Układy FPGA. Programowalne Układy Cyfrowe dr inż. Paweł Russek"

Laura Przybylska
7 lat temu
Przeglądów:

1 Układy FPGA Programowalne Układy Cyfrowe dr inż. Paweł Russek

2 Program wykładu Geneza Technologia Struktura Funktory logiczne, sieć połączeń, bloki we/wy Współczesne układy FPGA Porównanie z ASIC

3 Literatura Field Programmable Gate Arrays J.V. Oldfield, R.C. Dorf Field Programable Gate Array Technology ed. S.M. Trimberger Digital System Design And Prototyping Using Field Programmable Logic, Z. Salcic, A. Smailagi

4 Nisza technologiczna

5 Potencjalne zastosowania Kontrolery przemysłowe Urządzenia medyczne Telekomunkacja Przetwarzanie danych Przemysł samochodowy, lotniczy, kosmiczny Multimedia(set-top box, konsole do gier)

6 Geneza Hierarchiczny model projektowania Projektowanie modułowe Stanowią jednorodne medium realizacji układów cyfrowych Przykładowa struktura blokowa procesora GPP: Budowa modułowa Poszczególne bloki wykonują niezależne zadania

7 Field Programmable Gate Arrays CPLD MPGA/FPGA Mask Programmable Gate Arrays Semi-Custom ASIC Matryca funktorów logicznych Realizacja funkcji poprzez nałożenie maski sieci połączeń MPGA FPGA

8 Technologie FPGA FPGA SRAM Xilinx, Altera Antyfuse Actel EEPROM MAX Altera ProASIC

9 Element programowania: SRAM Ulotność Pamięć zewnętrzna Reprogramowalność Jakość układów Technologia Moc

10 Element programowania: Antifuse Rezystancja Rozmiary Czas programowania Testowalność Technologia Moc OTP Actel antyfuse

11 Elementy składowe FPGA Bloki logiczne. Realizują cyfrowe układy kombinacyjne i sekwencyjne. Matryce komutacyjne. Do realizacji sieci połączeń Zasoby połączeniowe. Bloki WE/WY. Połączenie bloków logicznych z wyprowadzeniami zewnętrznymi

12 Struktury FPGA Technologia programowania wymusza strukturę SRAM Antifuse

13 Funktory logiczne Technologia wymusza sposób realizacji funktorów logicznych SRAM Antifuse

14 Bloki logiczne SRAM

15 Matryca połączeń Połączenia typu: Programmable interconect C Switch matrix S

16 Hierarchia połączeń. Metoda 1. Zasoby połączeniowe decydują o zaletach i wadach FPGA.

17 Hierarchia połączeń. Metoda 2.

18 Multiplekser zamiast LUT Firma Actel Sposób atrakcyjny przy małym rozmiarze klucza programowalnego - antifuse MUX 2:1 realizuje dowolną funkcję logiczna 2 zmiennych Realizacja technologiczne zgodna z realizacją sieci połączeń FPGA Duża funkcjonalność niewielkim kosztem

19 Przykład z MUX firmy Actel Realizuje wszystkie funkcje 3 zmiennych Realizuje wiele funkcji 4 zmiennych

20 Multipleksery w funkcji przerzutników C1=0, C2=clk: rising edge flip-flop

21 Struktura ACTEL

22 Współczesne układy FPGA Wyzwanie: Potrzeba skutecznej konkurencji z full-custom ASIC Fakty: 1. Powszechne stosowanie pewnych elementów logicznych 2. Projektowanie oparte o platformy projektowe 3. Dominujące zapotrzebowanie w pewnych dziedzinach zastosowań. 4. Ogromne możliwości jakie daje technologia półprzewodnikowa Wbudowane bloki funkcjonale.

23 Wbudowane pamięci

24 Wbudowane CPU

25 Wbudowane MUL/MAC/DSP

26 Dystrybucja zegara

27 Kontrola zegara

28 Bloki IO

29 Współczesne układy FPGA Brak jednorodnej struktury

30 Ewolucja FPGA Xilinxa

31 Domain Based FPGA LX : High-performance logic and parallel IO LXT: High-performance logic with serial connectivity SXT: Extensive signal processing with serial connectivity Other platform to follow: Embedded-oriented with Highest Performance Serial Capabilities LX Platform SXT Platform LXT Platform Extensive Embedded Blocks + Highest Performance Serial Connectivity Embedded Platform Coming Soon

32 Rodzina Vitrex 4

33 Technologia V4

34 Virtex5 Advanced Configuration Options Integrated System Monitor Most Advanced High-Performance Express Fabric 36Kbit Dual-Port Block RAM / FIFO with Integrated ECC SelectIO with ChipSync Technology and XCITE DCI 25x18 DSP Slice 550 MHz Clock Management Tile with DCM and PLL 10/100/1000 Mbps Ethernet MAC Blocks* Low-Power RocketIO GTP Serial Transceivers* PCI-Express Endpoint Blocks*

35 FPGA vs ASIC

36 CPLD vs FPGA CPLD FPGA Struktura niejednorodna Średnia ilość zasobów Narzucona struktura połączeń Duża szybkość Struktura tablicowa Duża ilość zasobów Duża dowolność łączenia zasobów Średnia szybkość

Podobne dokumenty

Programowalne Układy Logiczne. Wykład I dr inż. Paweł Russek

Programowalne Układy Logiczne. Wykład I dr inż. Paweł Russek Programowalne Układy Logiczne Wykład I dr inż. Paweł Russek Literatura www.actel.com www.altera.com www.xilinx.com www.latticesemi.com Field Programmable Gate Arrays J.V. Oldfield, R.C. Dorf Field Programable