Opis przedmiotu zamówienia

Transkrypt

1 Opis przedmiotu zamówienia Stanowiska do badań algorytmów sterowania interfejsów energoelektronicznych zasobników energii bazujących na układach programowalnych FPGA. Stanowiska laboratoryjne mają służyć do implementacji algorytmów sterowania interfejsów energoelektronicznych zasobników energii. Wszystkie systemy FPGA mają stanowić urządzenia zintegrowane. Programatory mają być dostarczone w najnowszych wersjach i nie mogą być uznane przez producenta za przestarzałe (obowiązuje dzień publikacji niniejszego opisu). Poz. 1. Zaawansowany zintegrowany system do prototypowania systemów sterowania interfejsami energoelektronicznymi, oparty o układ FPGA umożliwiający częściową rekonfigurację wraz ze stacją dokującą i wyświetlaczem System służyć ma do prototypowania zaawansowanych modeli układów cyfrowych zorientowanych na dynamiczną oraz statyczną częściową rekonfigurację. Całość stanowiska stanowi system zintegrowany, zawierający układ FPGA oraz stacja dokująca wraz z wyświetlaczem. Matryca układu programowalnego FPGA ma posiadać minimum 35 tys. bloków logicznych CLB oraz minimum 37 Mb konfigurowalnej pamięci RAM w blokach typu BRAM. Zamówienie obejmuje dostarczenie 2 sztuk, o parametrach nie gorszych niż: Liczba komórek logicznych Liczba bloków logicznych CLB Min Liczba elementów logicznych typu Slice Min Całkowita liczba konfigurowalnej pamięci RAM Min Kb (37 Mb) Możliwość częściowej rekonfiguracji Pełna (statyczna oraz dynamiczna) Zintegrowane złącza i urządzenia peryferyjne: Złącze typu Ethernet 10/100/1000 PHY Złącze pamięci DDR3 (1 GB) Złącze graficzne PCI Express Oscylator (generator sygnału zegarowego) Min. 200 MHz Liczba zadajników wejściowych (przełączników) Min. 8 Liczba wyjść typu LED Min. 8 Wyświetlacz Typu LCD Stacja dokująca do obsługi układu FPGA: Podstawowe parametry stacji dokującej Przystosowana do pracy w pionie i w poziomie Napęd optyczny do składowania danych (DVD-RW) Pamięć operacyjna: min. 8 GB (z obsługą do 16GB) Pojemność składowanych danych: min. 500GB Strona 1 z 6

2 Sprawność zasilacza min. 86% przy obciążeniu 50% Obudowa małogabarytowa, typ SFF Wymagane urządzenia wskazujące do obsługi stacji Wymagane zintegrowane urządzenie dźwiękowe Wydajność min pkt. (wykazana w teście Jednostka przetwarzająca dostępnym na stronie Wyjścia D-SUB i DVI lub D-SUB i DisplayPort Min. 8 portów USB (w tym 2xUSB 3.0) Złącza Min. 1 PCI Express x16 Gigabit Ethernet (RJ-45) Wyświetlacz do obsługi układu FPGA: Przekątna min. 23 Matryca IPS Rozdzielczość 1920 x 1080 px. (16:9) Deklarowana jasność 250 cd/m2 Deklarowany kontrast min 1000:1 Czas reakcji matrycy max. 8 ms Wejścia D-Sub, DVI, 4 x USB Poz. 2. Zintegrowany system cyfrowy z układem FPGA z rozszerzoną liczbą zadajników wejściowych System służyć ma do prototypowania podstawowych algorytmów sterowania współbieżnego, zgodnie z poniższą specyfikacją. Matryca układu programowalnego FPGA ma posiadać od 7 do 8 tys. bloków logicznych CLB oraz minimum 4 tys. Kb konfigurowalnej pamięci RAM w blokach typu BRAM. Ze względu na przeznaczenie (prototypowanie podstawowych algorytmów sterowania), zintegrowany system ma posiadać co najmniej 16 zadajników wejściowych (przełączników), złącze typu VGA, co najmniej 2 wyświetlacze 7-segmentowe oraz co najmniej 16 wyjść typu LED. Liczba komórek logicznych Liczba bloków logicznych CLB Liczba elementów logicznych typu Slice Typ komórek logicznych Slice 6-wejściowe elementy logiczne LUT 8 przerzutników typu Flip-Flop Całkowita liczba konfigurowalnej pamięci RAM Liczba zadajników wejściowych (przełączników) Min. 16 Liczba wyjść typu LED Min. 16 Min Kb Wyświetlacze 7-segmentowe Min. 2 Typ złącza graficznego VGA (12 bitowe) Strona 2 z 6

3 Poz. 3. Zintegrowany system cyfrowy z układem programowalnym FPGA wspomagający obsługę interfejsów System służyć ma do prototypowania zaawansowanych algorytmów wykorzystujących interfejsy audio/wideo, zgodnie z poniższą specyfikacją. Matryca układu programowalnego FPGA ma posiadać od 15 do 20 tys. bloków logicznych CLB oraz minimum 13 tys. Kb (13 Mb) konfigurowalnej pamięci RAM w blokach typu BRAM. Zintegrowany system ma posiadać co najmniej 8 zadajników wejściowych (przełączników), złącze typu HDMI, złącze audio (3.5mm) oraz co najmniej 8 wyjść typu LED. Liczba komórek logicznych Liczba bloków logicznych CLB Liczba elementów logicznych typu Slice Typ komórek logicznych Slice 6-wejściowe elementy logiczne LUT 8 przerzutników typu Flip-Flop Całkowita liczba konfigurowalnej pamięci RAM Min.13 Mb ( Kb) Typ złącza graficznego (wideo) HDMI Typ złącza audio 3.5mm (typu jack) Liczba zadajników wejściowych (przełączników) Min. 8 Liczba wyjść typu LED Min. 8 Poz. 4. Zintegrowany system cyfrowy z układem programowalnym FPGA zawierający zaawansowane funkcje interfejsu wraz ze stacją dokującą oraz wyświetlaczem System służyć ma do prototypowania układów wykorzystujących zaawansowane funkcje interfejsu typu klawiatura numeryczna, panel dotykowy LCD, zgodnie z poniższą specyfikacją. Matryca układu programowalnego FPGA ma posiadać min. 3 tys. bloków logicznych CLB oraz minimum 2 tys. Kb konfigurowalnej pamięci RAM w blokach typu BRAM. Zintegrowany system ma posiadać ekran dotykowy, klawiaturę numeryczną dla wartości heksadecymalnych, zadajniki wejściowe (przełączniki), złącze typu HDMI oraz wyjścia typu LED. Strona 3 z 6

4 Liczba komórek logicznych Min Liczba bloków logicznych CLB Min Liczba elementów logicznych typu Slice Min Typ komórek logicznych Slice 6-wejściowe elementy logiczne LUT 8 przerzutników typu Flip-Flop Całkowita liczba konfigurowalnej pamięci RAM Min.2 Mb (2.000 Kb) Ekran dotykowy Min. 4.3", LCD Klawiatura numeryczna Obsługująca wartości heksadecymalne (0-F) Złącze typu Ethernet 10/100 PHY Typ złącza graficznego (wideo) HDMI, VGA Liczba zadajników wejściowych (przełączników) Min. 8 Liczba wyjść typu LED Min. 14 Stacja dokująca do obsługi systemu: Podstawowe parametry stacji dokującej Jednostka przetwarzająca Złącza Wyświetlacz do obsługi systemu: Przekątna min. 23 Matryca IPS Rozdzielczość 1920 x 1080 px. (16:9) Deklarowana jasność 250 cd/m2 Deklarowany kontrast min 1000:1 Wejścia D-Sub, DVI, 4 x USB Przystosowana do pracy w pionie i w poziomie Napęd optyczny do składowania danych (DVD-RW) Pamięć operacyjna: min. 8 GB (z obsługą do 16GB) Pojemność składowanych danych: min. 500GB Sprawność zasilacza min. 86% przy obciążeniu 50% Obudowa małogabarytowa, typ SFF Wymagane urządzenia wskazujące do obsługi stacji Wymagane zintegrowane urządzenie dźwiękowe Wydajność min pkt. (wykazana w teście dostępnym na stronie Wyjścia D-SUB i DVI lub D-SUB i DisplayPort Min. 8 portów USB (w tym 2xUSB 3.0) Min. 1 PCI Express x16 Gigabit Ethernet (RJ-45) Strona 4 z 6

5 Poz. 5. Zestaw uruchomieniowy typu programmable system-on-a-chip (SoC) Zestaw służyć ma do modelowania zaawansowanych systemów zintegrowanych typu programmable system-on-a-chip (SoC), zgodnie z poniższą specyfikacją. Zintegrowany system ma zawierać procesor (typu dual-core) oraz programowalną matrycę logiczną. System zintegrowany: Procesor typu dual-core Programowalna matryca logiczna Typ złącza graficznego (wideo) HDMI, VGA Kompatybilny (umożliwiający pracę) z systemem Poz. 6. Akcesoria dodatkowe: karta typu microsd Akcesoria dodatkowe: Karta typu microsd Pojemność min. 8 GB, klasa min. 10, kompatybilna z SDHC v2.0 Poz. 7. Programator układów programowalnych FPGA USB-JTAG Programator służyć ma do konfigurowania oraz analizy układów programowalnych FPGA za pomocą złącza JTAG. Komunikacja z komputerem odbywać się ma poprzez złącze USB. Programator układów programowalnych FPGA: Przeznaczenie programatora Programowanie oraz analiza układów FPGA Komunikacja z komputerem Złącze USB Rodzaj złącza IDC14, JTAG, USB B micro Programator nie może zostać przez producenta uznany za przestarzały (na dzień ogłoszenia OPZ) Strona 5 z 6

6 Poz. 8. Zaawansowany programator układów programowalnych FPGA Programator służyć ma do konfigurowania oraz analizy układów programowalnych (CPLD, FPGA, PROM) za pomocą złącza JTAG. Komunikacja z komputerem odbywać się ma poprzez złącze USB. Zamówienie obejmuje dostarczenie 2 sztuk o parametrach nie gorszych niż: Programator układów programowalnych FPGA: Przeznaczenie programatora Programowanie oraz analiza układów FPGA, CPLD, PROM Komunikacja z komputerem Złącze USB Rodzaj złącza IDC14, JTAG Napięcie interfejsu 5V (TTL), 3.3V (LVCMOS), 2.5V, 1.8V, 1.5V System operacyjny Microsoft Windows, Linux Red Hat/SUSE Wspierany standard IEEE , SPI, USB 2.0 Wersja programatora Aktualnie najnowsza (stan na rok 2015) Programator nie może zostać przez producenta uznany za przestarzały (na dzień ogłoszenia OPZ) Wbudowana sygnalizacja statusu programowania układu cyfrowego Strona 6 z 6