Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita

Transkrypt

1 Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur Piotr Fita

2 Elektronika cyfrowa i analogowa Układy analogowe - przetwarzanie sygnałów, których wartości zmieniają się w sposób ciągły w pewnym zakresie (np. filtr dolnoprzepustowy RC) Układy cyfrowe - przetwarzanie sygnałów, które przyjmują tylko jedną z dwóch wartości: (prawda, stan wysoki, H) (fałsz, stan niski, L)

3 Elektronika cyfrowa i analogowa Napięciowa reprezentacja stanów logicznych +5V +5V Logiczna = +5V Logiczne = V

4 Elektronika cyfrowa i analogowa Napięciowa reprezentacja stanów logicznych +5V +5V Logiczna = +5V Logiczne = V Lepsze rozwiązanie +5V +5V R R Logiczna = +5V Logiczne = V przełącznik otwarty przełącznik zamknięty

5 Elektronika cyfrowa i analogowa Układy analogowe Układ analogowy Wejście Wyjście Układy cyfrowe Układ cyfrowy Wejście Wyjście

6 Rodzaje układów cyfrowych Wejścia Układ logiczny Wyjścia Układy kombinatoryczne: stan wyjść jest jednoznacznie określony przez stan wejść w danej chwili Układy sekwencyjne: stan wyjść jest określony przez stan wejść i wcześniejszy stan układu

7 Układy kombinatoryczne

8 Bramki logiczne Wykonują podstawowe operacje logiczne Alternatywa OR Koniunkcja AND Negacja NOT a b Y a Y a Y b Y = a b Y = a b Y = a a b Y a b Y a Y

9 Bramki logiczne Podstawowe twierdzenie logiczne: Każdą funkcję logiczną można złożyć z kombinacji alternatywy, koniunkcji i negacji

10 Bramki logiczne Wygodne bramki złożone: NOR NOT-OR NAND NOT-AND a b Y a b Y a b Y a b Y

11 Bramki logiczne Prawa de Morgana a b = a b a b = a b

12 Bramki logiczne Podstawowe twierdzenie logiczne inaczej: Każdą funkcję logiczną można złożyć wyłącznie z bramek NAND lub wyłącznie z bramek NOR

13 Bramki logiczne Bramka exclusive-or = XOR a b Y a b Y

14 Jak to działa? +5V Stan niski na wyjściu Dioda nie świeci

15 Jak to działa? +5V Stan niski na wyjściu Dioda nie świeci +5V Stan wysoki na wyjściu Dioda świeci

16 Jak to wygląda? 4 8 Układ 74 7 U CC a 3 b 3 Y 3 a b Y a b Y a b Y GND 7

17 Reguły gry Zasilanie: 5+/-.25 V Stan niski (): U = do.4v Stan wysoki (): U = 2.4 do 5.V, nominalnie 3.3 V Niepodłączone wejście jest w stanie wysokim () Wyjść nie wolno łączyć równolegle

18 Układy sekwencyjne

19 Przerzutniki Wejścia asynchroniczne Wejścia informacyjne (danych) R S Przerzutnik C Wyjścia ( to zanegowane ) Wejście zegarowe Wejścia informacyjne ustalają stan wyjściowy (zależny tekże od poprzedniego stanu przerzutnika) Wejście zegarowe służy do synchronizacji przetwornika - zmiana stanu wyjść następuje dopiero w momencie zmiany stanu na wejściu zegarowym) Wejścia asynchroniczne wymuszają natychmiastową (niezależną od zegara) zmianę stanu wyjścia: R (Reset): = S (Set): =

20 Podział przerzutników BISTABILNE i ASTABILNE Zmiana stanu wyjścia następuje: tylko w wyniku zmiany stanu wejść - BISTABILNE samoistnie, po czasie zadanym przez konstrukcję układu - ASTABILNE Stan wyjścia zmienia się: SYNCHRONICZNE i ASYNCHRONICZNE w momencie zmiany stanu wejść informacyjnych - ASYNCHRONICZNE (tak mogą działać proste układy) dopiero w momencie zmiany stanu wejścia zegarowego, jeśli wcześniej zmienił się stan wejść informacyjnych - SYNCHRONICZNE (tak działają złożone układy cyfrowe, np. komputer)

21 Przerzutnik RS Wejścia R S Wyjścia Najprostszy przerzutnik Asynchroniczny (ma tylko wejścia asynchroniczne, brak wejścia zegarowego) R S n n- -

22 Przerzutnik RS R R = S S Dlaczego, mimo że jest zbudowany z bramek logicznych, przerzutnik RS jest układem sekwencyjnym, a nie kombinatorycznym?

23 Przerzutnik RS R S S R

24 Przerzutnik RS Często zamiast wejść R i S są wejścia R i S (zanegowane). Wtedy zmiana stanu wyjść następuje przy zmianie stanu wejść z na S R = S R S R

25 Synchroniczny przerzutnik D Reset (zanegowane) Wejście danych D (R) Wyjście Wejście zegarowe PR (S) Set (zanegowane) PR D n?????? -? n-? - dowolny stan - zbocze narastające (zmiana z na )

26 Synchroniczny przerzutnik D Reset (zanegowane) Wejście danych D (R) Wyjście Wejście zegarowe PR (S) Set (zanegowane) D

27 Synchroniczny przerzutnik D Dwa przerzutniki D w jednej obudowie - układ 7474

28 Przerzutnik JK (Master-Slave) Reset (zanegowane) Wejście danych J Wejście zegarowe (zanegowane) J (R) Wyjście Wejście danych K K (Brak wejścia Set) J K n??? n-? - dowolny stan - zbocze opadające (zmiana z na ) n-

29 Przerzutnik JK (Master-Slave) Dwa przerzutniki JK w jednej obudowie - układ 7473 masa Uwaga! Zasilanie nietypowe +5V: nóżka 4 masa: nóżka +5V

30 Przerzutnik D z przerzutnika JK Z przerzutnika JK można uzyskać przerzutnik D, dodając jedną bramke NOT Wejście D J (R) K Od przerzutnika D zawartego w 7474 różni się zanegowanym wejście zegarowym i brakiem wejścia Set (PR)

31 Przerzutnik T z przerzutnika JK Podając na wejścia J i K stały stan i traktując wejście zegarowe jak wejście danych uzyskujemy przerzutnik T Reset (zanegowane) +5V Wejście J (R) Wyjście K J K n??? Każde zbocze opadające na wejściu powoduje odwrócenie stanu wyjścia (z na lub z na ) n-

32 Przerzutnik T J K n??? n- Okres przebiegu wyjściowego jest 2 razy dłuższy niż przebiegu wejściowego Przerzutnik T działa jak dzielnik częstotliwości przez 2

33 Licznik szeregowy +5V Wejście J J J J K K K K Wyjścia 2 3 Wejście 2 3

34 Licznik szeregowy +5V Wejście J J J J K K K K Wyjścia 2 3 Wejście = 2 = = =8

35 Licznik dziesiętny Licznik powinien wyzerować się po doliczeniu do trzeba dodać układ wykrywający i resetujący przerzutniki +5V J J J J K K K K Wyjścia 2 3

36 Licznik dziesiętny Licznik powinien wyzerować się po doliczeniu do trzeba dodać układ wykrywający i resetujący przerzutniki +5V J J J J K K K K Wyjścia 2 3 Jest to także dzielnik częstotliwości przez

37 Licznik dziesiętny Licznik dziesiętny można zbudować z 4 przerzutników JK i jednej bramki NAND, czyli potrzebne są 2 układy 7473 i jeden układ 74 albo jeden układ to uniwersalny układ licznika Uwaga na zasilanie!

38 Współczesna elektronika cyfrowa Układy mikroprocesorowe - układy scalone o stałej strukturze logicznej, wykonujące operacje logicznego według dostarczonego ciągu instrukcji (programu) Układy PLD - układy scalone o programowalnej strukturze logicznej (PAL, PLA, GAL, CPLD, FPGA)

39 Materiały do nauki Strona Pracowni Elektronicznej a na niej: Wykłady do Indywidualnej Pracowni Elektronicznej - stare (u dołu strony) i nowe (u góry) Instrukcja do ćwiczenia Cyfrowe układy scalone