Implementacja Gigabitowego Ethernetu na układach FPGA dla eksperymentów fizycznych
|
|
- Filip Świątek
- 8 lat temu
- Przeglądów:
Transkrypt
1 Implementacja Gigabitowego Ethernetu na układach FPGA dla eksperymentów fizycznych Grzegorz Korcyl
2 Plan 1. Systemy akwizycji danych 2. Używana elektronika 3. Układy FPGA 4. Programowanie FPGA 5. Implementacja GbE 6. Podsumowanie
3 1. Systemy akwizycji danych Elektronika oraz oprogramowanie do pozwalające zmierzyć oraz zapisać sygnały z detektorów Rzeczywisty eksperyment: - Wiele detektorów - Tysiące kanałów danych - Tysiące pomiarów na sekundę - Analiza danych na żywo DAQ
4 1. Systemy akwizycji danych Eksperyment HADES System 7 detektorów kanałów danych Do przypadków na sekundę 520 płyt elektronicznych 550 FPGA 1050 optycznych nadajników 5km światłowodów Gigabit Ethernet + TrbNet Do 700 MBps danych zapisywanych High Acceptance Di-Electron Spectrometer at GSI Helmholtzzentrum fur Schwerionenforschung, Darmstadt (DE)
5 2. Używana elektronika Concentrators Detectors Front-End Electronics Readout electronics Trigger modules Event builders Detektory: Generuja analogowe sygnaly Tysiace kanałów Elektronika czołowa: Kształtowanie sygnałów Dyskryminacja Elektronika odczytu: Pomiar oraz cyfryzacja analogowych sygnałów Wstępna analiza Konstrukcja jednostek danych Koncenratory: Składanie jednostek danych Brama do sieci Transmisja danych kontrolnych Moduł wyzwalania: Generuje sygnał migawki Kontroluje działanie całego systemu Maszyny budujące: Składają części danych w pełne przypadki Zapisują dane na trwałych nośnikach
6 3. Układy FPGA Field Programmable Gate Array Programowalna logika Rekonfiguracja Równoległe przetwarzanie Porty do komunikacji Wbudowana pamięć Przetwarzanie sygnałów na żywo Rozwiązania CPU
7 3. Układy FPGA Piny IO Bloki logiczne (LUT, przerzutnik, multiplekser) Połączenia pomiędzy blokami Sprzętowe elementy (pamięć, moduły DSP, porty komunikacyjne, etc.)
8 3. Układy FPGA
9 4. Programowanie FPGA Projekt: Opis logiki wykonywanej przez FPGA języki HDL Plik mapujący piny na sygnały oraz określający wymagania Budowa: Synteza przetłumaczenie HDL na bramki logiczne wraz z połączeniami, uproszczenie, optymalizacja Place And Route rozmieszczenie logiki wewnątrz układu FPGA Bitgen Wygenerowanie pliku konfiguracyjnego Problemy: Błędy logiczne Czasy propagacji sygnałów Rozmiar zaprojektowanej logiki
10 4. Programowanie FPGA + =
11 4. Programowanie FPGA Język VHDL (VHSIC Hardware Description Language) Język opisu sprzętu Ukierunkowany na przepływ danych Teoretycznie przenośny pomiędzy platformami Budowa: Czasochłonna Nie zawsze przewidywalna Debugowanie: Symulacje (pre i post PAR) Analizator stanów logicznych ChipScope, Reveal Analyzers
12 5. Implementacja GbE Motywacja: Zebrane dane z detektorów trzeba przenieść do komputerów Znany standard, tanie, sprawdzone urządzenia Wsparcie producentów FPGA Projekty: Eksperyment HADES (GSI, Niemcy) Eksperyment BELLE2 (KEK, Japonia) Przyszły eksperyment PANDA (GSI, Niemcy) Ogólny projekt TRBv3
13 5. Implementacja GbE Podstawowa implementacja dla HADESu: Koncentrowanie danych z kilku źródeł Konstrukcja pakietów UDP Wybór komputera docelowego Transmisja Moduły: Odbierający dane interfejs z TrbNet Konstrukcja pakietów oraz ramek (OSI 3 + 4) Moduł transmitujący Moduł dostępu do sprzętu (OSI 1 + 2) Stan: W użyciu od 2 lat Prędkość transmisji do 50 MBps
14 FPGA Logic GTP SGMII/GbE PCS Embedded MAC 5. Implementacja GbE Rozszerzona implementacja Odbieranie pakietów - FullDuplex Implementacja podstawowych protokołów Transmisja do 118MBps Logika niezależna od układu FPGA Obsługa VLAN Jumbo Frames data control Packet Constructor Transmit Controller Frame Transmitter Frame Constructor Ethernet DHCP PING Frame Receiver Receive Controller Protocol Selector Main Controller Type Validator Protocol Prioritizer ARP DataRX Link Controller
15 5. Implementacja GbE Zastosowanie projekt 1 TRBv3 Płyta ogólnego zastosowania 5x Lattice ECP x 3.2 Gbps SFP 4x 208 pin konektory małe karty Addon 1x 106 pin konektor regular Addon Kontrola całej płyty poprzez Ethernet
16 5. Implementacja GbE Zastosowanie projekt 1 TRBv3 Time-to-Digital Converter na FPGA Dokładny pomiar czasu propagacji sygnału wewnątrz FPGA
17 5. Implementacja GbE Zastosowanie projekt 2 Compute Node ATCA 5x Xilinx Virtex4FX 75 8x 3.2 Gbps SFP 5x 2GB DDR2 Wysoka przepustowość oraz moc obliczeniowa do analizy danych na żywo PowerPC do implementacji wysoko poziomowych algorytmów
18 5. Implementacja GbE Zastosowanie projekt 2 Compute Node Rozwiązania CPU na FPGA Hardware: Procesory PowerPC wbudowane w urządzenia FPGA Software: Kompilowalne procesory RISC MircoBlaze jako logika FPGA Możliwość uruchamiania programów napisanych w C Możliwość uruchomienia systemu operacyjnego
19 5. Implementacja GbE Zastosowanie projekt 2 Compute Node Analiza danych oparta na wbudowanych w FPGA PowerPC 2GB SDRAM dla każdego z FPGA
20 6. Podsumowanie Eksperymenty fizyczne wymagają nowoczesnych rozwiązań w zakresie przetwarzania oraz transmisji danych Układy FPGA idealnie wpasowują się do stawianych wymagań Implementacja Gigabitowego Ethernetu rozszerza zakres możliwości oferowanych przez elektronikę wyposażoną w układy FPGa
Programowanie Układów Logicznych kod kursu: ETD6203. Szczegóły realizacji projektu indywidualnego W dr inż.
Programowanie Układów Logicznych kod kursu: ETD6203 Szczegóły realizacji projektu indywidualnego W1 24.02.2016 dr inż. Daniel Kopiec Projekt indywidualny TERMIN 1: Zajęcia wstępne, wprowadzenie TERMIN
Bardziej szczegółowoOPIS PRZEDMIOTU ZAMÓWIENIA
Załącznik nr 1 do SIWZ Załącznik nr 1 do umowy OPIS PRZEDMIOTU ZAMÓWIENIA 1. Przełącznik sieciowy - typ 1. (1 sztuka) Lp. 1 2 3 Minimalne wymagane parametry techniczne Zamawiającego Przełącznik w metalowej
Bardziej szczegółowoKatedra Mikroelektroniki i Technik Informatycznych
Katedra Mikroelektroniki i Technik Informatycznych Bloki obieralne na kierunku Mechatronika rok akademicki 2013/2014 ul. Wólczańska 221/223, budynek B18 www.dmcs.p.lodz.pl Nowa siedziba Katedry 2005 2006
Bardziej szczegółowoOpracował: Jan Front
Opracował: Jan Front Sterownik PLC PLC (Programowalny Sterownik Logiczny) (ang. Programmable Logic Controller) mikroprocesorowe urządzenie sterujące układami automatyki. PLC wykonuje w sposób cykliczny
Bardziej szczegółowoProgramowanie Układów Logicznych kod kursu: ETD6203 W dr inż. Daniel Kopiec. Pamięć w układach programowalnych
Programowanie Układów Logicznych kod kursu: ETD623 Pamięć w układach programowalnych W6 6.4.26 dr inż. Daniel Kopiec Plan wykładu Pamięć w układach programowalnych Zasada działania, podział pamięci Miara
Bardziej szczegółowoWykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall
Grzegorz Sułkowski, Maciej Twardy, Kazimierz Wiatr Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall Plan prezentacji 1. Architektura Firewall a załoŝenia 2. Punktu
Bardziej szczegółowoICD Wprowadzenie. Wprowadzenie. Czym jest In-Circuit Debugger? 2. O poradniku 3. Gdzie szukać dodatkowych informacji? 4
ICD 2 Czym jest In-Circuit Debugger? 2 O poradniku 3 Gdzie szukać dodatkowych informacji? 4 ICD 1 ICD 25.08.2009 Czym jest In-Circuit Debugger? Większość procesorów dostarcza systemów debugowania (ang.
Bardziej szczegółowoLista zadań nr 1. Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania algorytmów sterowania procesami
Warsztaty Koła Naukowego SMART dr inż. Grzegorz Bazydło G.Bazydlo@iee.uz.zgora.pl, staff.uz.zgora.pl/gbazydlo Lista zadań nr 1 Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania
Bardziej szczegółowoOchrona własności intelektualnej projektów w układach FPGA poprzez szyfrowanie danych konfiguracyjnych
Ochrona własności intelektualnej projektów w układach FPGA poprzez szyfrowanie danych konfiguracyjnych (Na przykładzie projektowania układów sterujacych) Grzegorz Łabiak i Marek Węgrzyn Instytut Informatyki
Bardziej szczegółowoMODEL WARSTWOWY PROTOKOŁY TCP/IP
MODEL WARSTWOWY PROTOKOŁY TCP/IP TCP/IP (ang. Transmission Control Protocol/Internet Protocol) protokół kontroli transmisji. Pakiet najbardziej rozpowszechnionych protokołów komunikacyjnych współczesnych
Bardziej szczegółowoZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH APPLICATIONS OF FPGAS IN ENUMERATION ALGORITHMS
inż. Michał HALEŃSKI Wojskowy Instytut Techniczny Uzbrojenia ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH Streszczenie: W artykule przedstawiono budowę oraz zasadę działania układów FPGA oraz
Bardziej szczegółowoZespół Zakładów Fizyki Jądrowej
gluons Zespół Zakładów Fizyki Jądrowej Zakład Fizyki Hadronów Zakład Doświadczalnej Fizyki Cząstek i jej Zastosowań Zakład Teorii Układów Jądrowych QCD Zakład Fizyki Hadronów Badanie struktury hadronów,
Bardziej szczegółowoPOLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji.
POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji Kamil Krawczyk Koło Naukowe Układów Cyfrowych Układy cyfrowe (dlaczego?) Idea
Bardziej szczegółowoKonstrukcja systemu telemetrycznego z zastosowaniem technologii internetowych
1 Konstrukcja systemu telemetrycznego z zastosowaniem technologii internetowych wykorzystanie mikrokontrolera do realizacji akwizycji danych oraz zaimplementowanie w nim serwera WWW i serwera bazy danych
Bardziej szczegółowoSzczegółowy Opis Przedmiotu Zamówienia. Dostawa przełączników sieciowych spełniających poniższe minimalne wymagania:
Załącznik nr 1a do SIWZ Szczegółowy Opis Przedmiotu Zamówienia Część I: Dostawa urządzeń sieciowych warstwy dystrybucyjnej sieci LAN Przedmiotem zamówienia jest: Dostawa przełączników sieciowych spełniających
Bardziej szczegółowoSpis treści 1. Wstęp 2. Ćwiczenia laboratoryjne LPM
Spis treści 1. Wstęp... 9 2. Ćwiczenia laboratoryjne... 12 2.1. Środowisko projektowania Quartus II dla układów FPGA Altera... 12 2.1.1. Cel ćwiczenia... 12 2.1.2. Wprowadzenie... 12 2.1.3. Przebieg ćwiczenia...
Bardziej szczegółowoProgramowalne Układy Logiczne. Wykład I dr inż. Paweł Russek
Programowalne Układy Logiczne Wykład I dr inż. Paweł Russek Literatura www.actel.com www.altera.com www.xilinx.com www.latticesemi.com Field Programmable Gate Arrays J.V. Oldfield, R.C. Dorf Field Programable
Bardziej szczegółowoPOLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych. Instytut Telekomunikacji Zakład Podstaw Telekomunikacji
POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji Kamil Krawczyk Metody optymalizacji soft-procesorów NIOS Opiekun naukowy: dr
Bardziej szczegółowoLista zadań nr 5. Ścieżka projektowa Realizacja każdego z zadań odbywać się będzie zgodnie z poniższą ścieżką projektową (rys.
Sterowanie procesami dyskretnymi laboratorium dr inż. Grzegorz Bazydło G.Bazydlo@iee.uz.zgora.pl, staff.uz.zgora.pl/gbazydlo Lista zadań nr 5 Zagadnienia stosowanie skończonych automatów stanów (ang. Finite
Bardziej szczegółowoSystemy na Chipie. Robert Czerwiński
Systemy na Chipie Robert Czerwiński Cel kursu Celem kursu jest zapoznanie słuchaczy ze współczesnymi metodami projektowania cyfrowych układów specjalizowanych, ze szczególnym uwzględnieniem układów logiki
Bardziej szczegółowoProgramowanie Systemów Wbudowanych. Specjalność uzupełniająca Systemy wbudowane
Programowanie Systemów Wbudowanych Specjalność uzupełniająca Systemy wbudowane Co to jest system wbudowany? komputer (CPU, pamieć, I/O) wykonuje skończoną liczbę zadań, w skończonym czasie, w wiekszym
Bardziej szczegółowoWykład 2: Budowanie sieci lokalnych. A. Kisiel, Budowanie sieci lokalnych
Wykład 2: Budowanie sieci lokalnych 1 Budowanie sieci lokalnych Technologie istotne z punktu widzenia konfiguracji i testowania poprawnego działania sieci lokalnej: Protokół ICMP i narzędzia go wykorzystujące
Bardziej szczegółowoPolitechnika Gdańska. Gdańsk, 2016
Politechnika Gdańska Wydział Elektroniki, Telekomunikacji i Informatyki Katedra Systemów Geoinformatycznych Aplikacje Systemów Wbudowanych Programowalne Sterowniki Logiczne (PLC) Krzysztof Bikonis Gdańsk,
Bardziej szczegółowo1. Serwer dla Filii WUP (3 szt.)
Załącznik nr 1 do SIWZ ZP.341-9/PW/11 SZCZEGÓŁOWY OPIS PRZEDMIOTU ZAMÓWIENIA Część I 1. Serwer dla Filii WUP (3 szt.) Procesor Liczba rdzeni 4 Ilość zainstalowanych procesorów 1 Sprzętowe wsparcie wirtualizacji
Bardziej szczegółowoI. Rozbudowa istniejącej infrastruktury Zamawiającego o przełączniki sieciowe spełniające poniższe minimalne wymagania - szt. 5
Załącznik nr 1 do SIWZ OPIS PRZEDMIOTU ZAMÓWIENIA Przedmiotem zamówienia jest: I. Rozbudowa istniejącej infrastruktury Zamawiającego o przełączniki sieciowe spełniające poniższe minimalne wymagania - szt.
Bardziej szczegółowoTango-RedPitaya. Tango device server for RedPitaya multi-instrument board. Grzegorz Kowalski daneos@daneos.com 31 sierpnia 2015
Tango-RedPitaya Tango device server for RedPitaya multi-instrument board Grzegorz Kowalski daneos@daneos.com 31 sierpnia 2015 Streszczenie Tango-RedPitaya jest serwerem urządzeń Tango sterującym płytką
Bardziej szczegółowoSzczegółowy opis przedmiotu zamówienia. Część 1 - Laboratoryjny zestaw prototypowy
Załącznik nr 6 do SIWZ Szczegółowy opis przedmiotu zamówienia Ilość: 3 sztuki (kpl.) CPV 38434000-6 analizatory Część 1 - Laboratoryjny zestaw prototypowy Parametry urządzenia: Zintegrowany oscyloskop:
Bardziej szczegółowoPARAMETRY TECHNICZNE PRZEDMIOTU ZAMÓWIENIA
Sprawa Nr RAP.272.44. 2013 Załącznik nr 6 do SIWZ (nazwa i adres Wykonawcy) PARAMETRY TECHNICZNE PRZEDMIOTU ZAMÓWIENIA Modernizacja urządzeń aktywnych sieci komputerowej kampusu Plac Grunwaldzki Uniwersytetu
Bardziej szczegółowoStudencko-Doktorancka Grupa Naukowa PERG. Instytut Systemów Elektronicznych WEiTI PW. Warsaw ELHEP
Studencko-Doktorancka Grupa Naukowa PERG Instytut Systemów Elektronicznych WEiTI PW Warsaw ELHEP P E R G FPGA/VHDL/MATLAB OPTO ASTRO ELHEP MEASURE WEB Warsaw ELHEP P E R
Bardziej szczegółowoBadanie właściwości wysokorozdzielczych przetworników analogowo-cyfrowych w systemie programowalnym FPGA. Autor: Daniel Słowik
Badanie właściwości wysokorozdzielczych przetworników analogowo-cyfrowych w systemie programowalnym FPGA Autor: Daniel Słowik Promotor: Dr inż. Daniel Kopiec Wrocław 016 Plan prezentacji Założenia i cel
Bardziej szczegółowoOpis przedmiotu zamówienia
Opis przedmiotu zamówienia Stanowiska do badań algorytmów sterowania interfejsów energoelektronicznych zasobników energii bazujących na układach programowalnych FPGA. Stanowiska laboratoryjne mają służyć
Bardziej szczegółowoBezpieczeństwo informacji oparte o kryptografię kwantową
WYŻSZA SZKOŁA BIZNESU W DĄBROWIE GÓRNICZEJ WYDZIAŁ ZARZĄDZANIA INFORMATYKI I NAUK SPOŁECZNYCH Instrukcja do laboratorium z przedmiotu: Bezpieczeństwo informacji oparte o kryptografię kwantową Instrukcja
Bardziej szczegółowoUkłady FPGA. Programowalne Układy Cyfrowe dr inż. Paweł Russek
Układy FPGA Programowalne Układy Cyfrowe dr inż. Paweł Russek Program wykładu Geneza Technologia Struktura Funktory logiczne, sieć połączeń, bloki we/wy Współczesne układy FPGA Porównanie z ASIC Literatura
Bardziej szczegółowoPlan wykładu. 1. Sieć komputerowa 2. Rodzaje sieci 3. Topologie sieci 4. Karta sieciowa 5. Protokoły używane w sieciach LAN 6.
Plan wykładu 1. Sieć komputerowa 2. Rodzaje sieci 3. Topologie sieci 4. Karta sieciowa 5. Protokoły używane w sieciach LAN 6. Modem analogowy Sieć komputerowa Siecią komputerową nazywa się grupę komputerów
Bardziej szczegółowoOpis przedmiotu zamówienia CZĘŚĆ 1
Opis przedmiotu zamówienia CZĘŚĆ 1 Stanowiska do badań algorytmów sterowania interfejsów energoelektronicznych zasobników energii bazujących na układach programowalnych FPGA. Stanowiska laboratoryjne mają
Bardziej szczegółowoElektronika cyfrowa i mikroprocesory. Dr inż. Aleksander Cianciara
Elektronika cyfrowa i mikroprocesory Dr inż. Aleksander Cianciara Sprawy organizacyjne Warunki zaliczenia Lista obecności Kolokwium końcowe Ocena końcowa Konsultacje Poniedziałek 6:-7: Kontakt Budynek
Bardziej szczegółowoOPIS PRZEDMIOTU ZAMÓWIENIA
nr postępowania: BU/2013/KW/8 Załącznik nr 4a do SIWZ. Pieczęć Wykonawcy strona z ogólnej liczby stron OPIS PRZEDMIOTU ZAMÓWIENIA Dostawa, instalacja i konfiguracja sprzętu sieciowego oraz systemu zabezpieczeń
Bardziej szczegółowoPolitechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 10 (3h) Implementacja interfejsu SPI w strukturze programowalnej Instrukcja pomocnicza do laboratorium z przedmiotu
Bardziej szczegółowoBezpieczeństwo informacji oparte o kryptografię kwantową
WYŻSZA SZKOŁA BIZNESU W DĄBROWIE GÓRNICZEJ WYDZIAŁ ZARZĄDZANIA INFORMATYKI I NAUK SPOŁECZNYCH Instrukcja do laboratorium z przedmiotu: Bezpieczeństwo informacji oparte o kryptografię kwantową Instrukcja
Bardziej szczegółowoUkªady Kombinacyjne - cz ± I
Ukªady Kombinacyjne - cz ± I Sebastian Kurczyk sebastian.kurczyk@polsl.pl Piotr Krauze piotr.krauze@polsl.pl 13 kwietnia 2013 Streszczenie Celem niniejszego laboratorium jest zapoznanie studentów z metodami
Bardziej szczegółowomgr inż. Stefana Korolczuka
Politechnika Warszawska Wydział Elektroniki i Technik Informacyjnych Warszawa, 23 maja 2017 r. D z i e k a n a t Uprzejmie informuję, że na Wydziale Elektroniki i Technik Informacyjnych Politechniki Warszawskiej
Bardziej szczegółowoWspółczesne techniki informacyjne
Współczesne techniki informacyjne są multimedialne, można oczekiwać, że po cywilizacji pisma (i druku) nastąpi etap cywilizacji obrazowej czyli coraz większa jest potrzeba gromadzenia i przysyłania wielkiej
Bardziej szczegółowoTestowanie systemów informatycznych Kod przedmiotu
Testowanie systemów informatycznych - opis przedmiotu Informacje ogólne Nazwa przedmiotu Testowanie systemów informatycznych Kod przedmiotu 06.0-WI-INFP-TSI Wydział Kierunek Wydział Informatyki, Elektrotechniki
Bardziej szczegółowoRejestratory Sił, Naprężeń.
JAS Projektowanie Systemów Komputerowych Rejestratory Sił, Naprężeń. 2012-01-04 2 Zawartość Typy rejestratorów.... 4 Tryby pracy.... 4 Obsługa programu.... 5 Menu główne programu.... 7 Pliki.... 7 Typ
Bardziej szczegółowoMetody optymalizacji soft-procesorów NIOS
POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji Kamil Krawczyk Metody optymalizacji soft-procesorów NIOS Warszawa, 27.01.2011
Bardziej szczegółowoCo to jest system wbudowany?
Systemy Wbudowane Co to jest system wbudowany? komputer (CPU, pamieć, I/O) wykonuje skończoną liczbę zadań, w skończonym czasie, w wiekszym systemie (który zwykle nie jest komputerem) 2 Co to jest system
Bardziej szczegółowoWstęp Pojęcia podstawowe
Wstęp Pojęcia podstawowe Pojęcie czasu rzeczywistego ma wiele znaczeń i funkcjonuje w takich dziedzinach, jak: nauki humanistyczne, matematyka, informatyka, technika. W technice, a zwłaszcza w inżynierii
Bardziej szczegółowoRealizacja bezpiecznego programowalnego sterownika logicznego z wykorzystaniem języków HDL
Realizacja bezpiecznego programowalnego sterownika logicznego z wykorzystaniem języków HDL Arkadiusz Bukowiec 1 Radosław Gąsiorek 2 Agnieszka Węgrzyn 3 Prezentowany referat przedstawia ogólną koncepcję
Bardziej szczegółowoWYMAGANIA TECHNICZNE. Oferowany model *.. Producent *..
WYMAGANIA TECHNICZNE Załącznik nr 1 do umowy nr z dnia Lp. CZĘŚĆ II PRZEDMIOTU ZAMÓWIENIA I. Przełącznik sieciowy 48 portów Liczba sztuk: 2 Oferowany model *.. Producent *.. Opis wymagań minimalnych Parametry
Bardziej szczegółowoMETODY ZINTEGROWANEGO PROJEKTOWANIA SPRZĘTU I OPROGRAMOWANIA Z WYKORZYSTANIEM NOWOCZESNYCH UKŁADÓW PROGRAMOWALNYCH
METODY ZINTEGROWANEGO PROJEKTOWANIA SPRZĘTU I OPROGRAMOWANIA Z WYKORZYSTANIEM NOWOCZESNYCH UKŁADÓW PROGRAMOWALNYCH Arkadiusz Bukowiec mgr inż. Agnieszka Węgrzyn Instytut Informatyki i Elektroniki, Uniwersytet
Bardziej szczegółowoPolitechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 1 (3h) Wprowadzenie do obsługi platformy projektowej Quartus II Instrukcja pomocnicza do laboratorium z przedmiotu
Bardziej szczegółowoJĘZYKI PROGRAMOWANIA STEROWNIKÓW
JĘZYKI PROGRAMOWANIA STEROWNIKÓW dr inż. Wiesław Madej Wstęp Języki programowania sterowników 15 h wykład 15 h dwiczenia Konsultacje: - pokój 325A - środa 11 14 - piątek 11-14 Literatura Tadeusz Legierski,
Bardziej szczegółowoZałącznik nr 1b do SIWZ Opis przedmiotu zamówienia dla części II
Załącznik nr 1b do SIWZ Opis przedmiotu zamówienia dla części II PRZEŁĄCZNIK SIECIOWY szt.1 Rozbudowa istniejącej infrastruktury Zamawiającego o przełączniki sieciowe spełniające poniższe wymagania minimalne:
Bardziej szczegółowoCyfrowy wzmacniacz AED dla przetworników tensometrycznych.
Cyfrowy wzmacniacz AED dla przetworników tensometrycznych. Zamień swoje analogowe przetworniki wagi na cyfrowe. AED sprawia, że wdrażanie systemów sterowania procesami jest łatwe i wygodne. AED przetwarza
Bardziej szczegółowoSzkolenia specjalistyczne
Szkolenia specjalistyczne AGENDA Język VHDL w implementacji układów cyfrowych w FPGA/CPLD poziom podstawowy GRYFTEC Embedded Systems ul. Niedziałkowskiego 24 71-410 Szczecin info@gryftec.com Szczecin 2014
Bardziej szczegółowoTESTER LAN CABLE GEA8130A
TESTER LAN CABLE GEA8130A GEA-8130A jest wielozadaniowym testerem i analizatorem sieci GIGABIT ETHERNET wyposażonym w dwa porty RJ-45 10/100/1000M i dwa optyczne porty SFP 100/1000M. Pozwala na sprawne
Bardziej szczegółowoPolitechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA Instrukcja pomocnicza do laboratorium z przedmiotu Programowalne Struktury
Bardziej szczegółowoInstrukcja skrócona, szczegółowa instrukcja znajduje się na załączonej płycie lub do pobrania z
SYRIUSZ-101-1 Przełącznik przemysłowy Gigabit Ethernet 1 PANEL PRZEDNI URZĄDZENIA Na rysunku 1 został przedstawiony panel przedni urządzenia SYRIUSZ. 1 2 3 4 Rys. 1. Panel przedni urządzenia Oznaczenie
Bardziej szczegółowoModuł nie może być zasilany z PoE. Nie ma wbudowanej przetwornicy PoE, a posiada tylko wyprowadzenie pinów RJ45 na płytkę PCB
MiiNePort E3 Serwer portów szeregowych, 1x TTL Serwer portów szeregowych, 1x TTL 1 port szeregowy (TTL) do sieci Ethernet mały pobór mocy tryby pracy: Real COM, TCP Server, TCP Client, UDP, Ethernet Modem,
Bardziej szczegółowoZarządzanie infrastrukturą sieciową Modele funkcjonowania sieci
W miarę rozwoju sieci komputerowych pojawiały się różne rozwiązania organizujące elementy w sieć komputerową. W celu zapewnienia kompatybilności rozwiązań różnych producentów oraz opartych na różnych platformach
Bardziej szczegółowoSprawa RAP.272.148.2012. 1.Macierz dyskowa - 2 sztuki
Sprawa RAP.272.148.2012 Parametry wymagane/minimalne - załącznik nr 1a do SIWZ Urządzenie oferowane - producent, typ, model 1.Macierz dyskowa - 2 sztuki 1. Macierz dyskowa musi być wyposażona w minimum
Bardziej szczegółowoKurs Ethernet przemysłowy konfiguracja i diagnostyka. Spis treści. Dzień 1/2
I Wprowadzenie (wersja 1307) Spis treści Dzień 1/2 I-3 Dlaczego Ethernet w systemach sterowania? I-4 Wymagania I-5 Standardy komunikacyjne I-6 Nowe zadania I-7 Model odniesienia ISO / OSI I-8 Standaryzacja
Bardziej szczegółowoCyfrowe układy scalone
Cyfrowe układy scalone Ryszard J. Barczyński, 2010 2015 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Cyfrowe układy scalone Układy cyfrowe
Bardziej szczegółowoPolitechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów
Bardziej szczegółowoLABORATORIUM ELEKTRONIKA Projektowanie koderów, transkoderów i dekoderów w języku VHDL
LABORATORIUM ELEKTRONIKA Projektowanie koderów, transkoderów i dekoderów w języku VHDL 1. Cel ćwiczenia W ćwiczeniu student projektuje i implementuje w strukturze układu FPGA (Field Programmable Gate Array)
Bardziej szczegółowoBudowa karty sieciowej; Sterowniki kart sieciowych; Specyfikacja interfejsu sterownika sieciowego; Open data link interface (ODI); Packet driver
BUDOWA KART SIECIOWYCH I ZASADA DZIAŁANIA Karty sieciowe i sterowniki kart sieciowych Budowa karty sieciowej; Sterowniki kart sieciowych; Specyfikacja interfejsu sterownika sieciowego; Open data link interface
Bardziej szczegółowoProjektowanie z użyciem procesora programowego Nios II
Projektowanie z użyciem procesora programowego Nios II WSTĘP Celem ćwiczenia jest nauczenie projektowania układów cyfrowych z użyciem wbudowanych procesorów programowych typu Nios II dla układów FPGA firmy
Bardziej szczegółowoSeria sterowników XGB Panele operatorskie XGT Komunikacja z falownikami - - Komunikacja Ethernet -
Seria sterowników XGB Panele operatorskie XGT z mi - - - www.lsis.biz Bogate możliwości komunikacyjne Wbudowane 2 kanały komunikacyjne + loadre + mini USB Obsługa różnych protokółów (Dedykowany LS, Modbus,
Bardziej szczegółowoKierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe. Platforma sprzętowa. Rajda & Kasperek 2014 Katedra Elektroniki AGH 1
Kierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe Platforma sprzętowa Rajda & Kasperek 2014 Katedra Elektroniki AGH 1 Program wykładu Architektura układów FPGA Rodzina Xilinx Spartan-6
Bardziej szczegółowoInteligentny czujnik w strukturze sieci rozległej
Inteligentny czujnik w strukturze sieci rozległej Tadeusz Pietraszek Zakopane, 13 czerwca 2002 Plan prezentacji Problematyka pomiarów stężenia gazów w obiektach Koncepcja realizacji rozproszonego systemu
Bardziej szczegółowoo Instalacja środowiska programistycznego (18) o Blink (18) o Zasilanie (21) o Złącza zasilania (22) o Wejścia analogowe (22) o Złącza cyfrowe (22)
O autorze (9) Podziękowania (10) Wstęp (11) Pobieranie przykładów (12) Czego będę potrzebował? (12) Korzystanie z tej książki (12) Rozdział 1. Programowanie Arduino (15) Czym jest Arduino (15) Instalacja
Bardziej szczegółowoZapytanie ofertowe. zakup routera. Przedmiotem niniejszego zamówienia jest router spełniający następujące wymagania:
Tarnowskie Góry, 03.12.2012 r. Sitel Sp. z o. o. ul. Grodzka 1 42-600 Tarnowskie Góry Zapytanie ofertowe Działając zgodnie z par. 11 Umowy o dofinansowanie nr POIG.08.04.00-24-226/10-00 Sitel Sp. z o.o.
Bardziej szczegółowoSIWZ na wyłonienie Wykonawcy w zakresie dostawy sprzętu komputerowego dla jednostek UJ. Nr sprawy: CRZP/UJ/677,683/2014
DZIAŁ ZAMÓWIEŃ PUBLICZNYCH UNIWERSYTETU JAGIELLOŃSKIEGO ul. Gołębia 6/2, 31-007 Kraków tel. +4812-432-44-50, fax +4812-432-44-51 lub +4812-663-39-14; e-mail: bzp@uj.edu.pl www.uj.edu.pl http://przetargi.adm.uj.edu.pl/ogloszenia.php
Bardziej szczegółowoCYFROWY ANALIZATOR SIECI PRZEMYSŁOWYCH JAKO NARZĘDZIE DO DIAGNOSTYKI MAGISTRALI CAN
Szybkobieżne Pojazdy Gąsienicowe (17) nr 1, 2003 Sławomir WINIARCZYK Emil MICHTA CYFROWY ANALIZATOR SIECI PRZEMYSŁOWYCH JAKO NARZĘDZIE DO DIAGNOSTYKI MAGISTRALI CAN Streszczenie: Kompleksowa diagnostyka
Bardziej szczegółowoNarzędzia uruchomieniowe dla systemów Embedded firmy Total Phase
1 Narzędzia uruchomieniowe dla systemów Embedded firmy Total Phase Narzędzia uruchomieniowe dla systemów Embedded firmy Total Phase Jednym z głównych aspektów procesu programowania systemów wbudowanych
Bardziej szczegółowoThinkcore W325A. Pełny opis produktu. Wbudowany komputer przemysłowy z GSM/GPRS, 1x LAN, 2x RS-232/422/485, SD, RISC CPU. [Nowy moduł GSM/GPRS]
Thinkcore W325A Wbudowany komputer przemysłowy z GSM/GPRS, 1x LAN, 2x RS-232/422/485, SD, RISC CPU Wbudowany komputer przemysłowy z GSM/GPRS, 1x LAN, 2x RS-232/422/485, SD, RISC CPU [Nowy moduł GSM/GPRS]
Bardziej szczegółowoMULTIPRON_Advance. Multiportowy tester łączy Ethernet, E1 i RS232/485. MULTIPRON_Advance. 1. Testy Ethernet
MULTIPRON_Advance Multiportowy tester łączy Ethernet, E1 i RS232/485 MULTIPRON_Advance Dwa interfejsy Gigabit Ethernet (2x RJ45, 2x SFP) Analiza ruchu na portach elektrycznych i optycznych (SFP) Ethernet,
Bardziej szczegółowoFTF-S1XG-S31L-010D. Moduł SFP+ 10GBase-LR/LW, jednomodowy, 10km, DDMI. Referencja: FTF-S1XG-S31L-010D
FTF-S1XG-S31L-010D Moduł SFP+ 10GBase-LR/LW, jednomodowy, 10km, DDMI Referencja: FTF-S1XG-S31L-010D Opis: Moduł SFP+ FTF-S1XG-S31L-010D to interfejs 10Gb przeznaczony dla urządzeń pracujących w sieciach
Bardziej szczegółowoMAGISTRALE ZEWNĘTRZNE, gniazda kart rozszerzeń, w istotnym stopniu wpływają na
, gniazda kart rozszerzeń, w istotnym stopniu wpływają na wydajność systemu komputerowego, m.in. ze względu na fakt, że układy zewnętrzne montowane na tych kartach (zwłaszcza kontrolery dysków twardych,
Bardziej szczegółowoZagadnienia egzaminacyjne ELEKTRONIKA I TELEKOMUNIKACJA studia rozpoczynające się przed r.
(EAE) Aparatura elektroniczna 1. Podstawowe statyczne i dynamiczne właściwości czujników. 2. Prawa gazów doskonałych i ich zastosowania w pomiarze ciśnienia. 3. Jakie właściwości mikrokontrolerów rodziny
Bardziej szczegółowoRODZAJE PAMIĘCI RAM. Cz. 1
RODZAJE PAMIĘCI RAM Cz. 1 1 1) PAMIĘĆ DIP DIP (ang. Dual In-line Package), czasami nazywany DIL - w elektronice rodzaj obudowy elementów elektronicznych, głównie układów scalonych o małej i średniej skali
Bardziej szczegółowoZAJĘCIA WYBIERALNE KIERUNEK ELEKTRONIKA I TELEKOMUNIKACJA STUDIA NIESTACJONARNE
ZAJĘCIA WYBIERALNE KIERUNEK ELEKTRONIKA I TELEKOMUNIKACJA STUDIA NIESTACJONARNE I-go STOPNIA maj 2016 STRUKTURA WYBORU sem. V sem. VI sem. VII sem. VIII p r z e d m i o t y k i e r u n k o w e blok obieralny
Bardziej szczegółowoKatedra Optoelektroniki i Systemów Elektronicznych. Profil dyplomowania i Specjalność Komputerowe Systemy Elektroniczne
Katedra Optoelektroniki i Systemów Elektronicznych Profil dyplomowania i Specjalność Komputerowe Systemy Elektroniczne Przybyłem, zobaczyłem, zmierzyłem... Komputerowe Systemy Elektroniczne Absolwent profilu/specjalności
Bardziej szczegółowoWYMAGANIA SPRZĘTOWE DLA SIECI LAN W INFRASTRUKTURZE POCZTY POLSKIEJ
WYMAGANIA SPRZĘTOWE DLA SIECI LAN W INFRASTRUKTURZE POCZTY POLSKIEJ Wersja dokumentu 1.0 Data 06.03.2014 Spis treści 1.Wymagania odnośnie sprzętu...3 2.Szczegółowa specyfikacja przełączników...4 2.1.Przełącznik
Bardziej szczegółowoCyfrowe układy scalone
Cyfrowe układy scalone Ryszard J. Barczyński, 2012 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Publikacja współfinansowana ze środków
Bardziej szczegółoworouter wielu sieci pakietów
Dzisiejsze sieci komputerowe wywierają ogromny wpływ na naszą codzienność, zmieniając to, jak żyjemy, pracujemy i spędzamy wolny czas. Sieci mają wiele rozmaitych zastosowań, wśród których można wymienić
Bardziej szczegółowoZMIANA SIWZ JEST WIĄśĄCA DLA WSZYSTKICH WYKONAWCÓW I NALEśY JĄ UWZGLĘDNIĆ W PRZYGOTOWYWANEJ OFERCIE. W imieniu Zamawiającego
PAŃSTWOWA WYśSZA SZKOŁA ZAWODOWA W NYSIE 48-300 Nysa, ul. Armii Krajowej 7, tel. 77 448 47 00, fax 77 435 29 89, pwsz@pwsz.nysa.pl, www.pwsz.nysa.pl Znak postępowania: ZP 10/2010 Nysa, 19.04.2010 r. Do
Bardziej szczegółowo2. Kontroler Dwa kontrolery pracujące w trybie active-active wyposażone w min. 32GB cache (każdy). Kontroler oparty na architekturze 64 bitowej.
Szczegółowy Opis Przedmiotu Zamówienia Załącznik nr 1 do SIWZ (Po zawarciu umowy załącznik nr 3 do Umowy) Przedmiotem Zamówienia jest: - zakup i dostawa macierzy dyskowej z półkami dyskowymi, zwanych dalej
Bardziej szczegółowoWiększe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego
Większe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego Dziś bardziej niż kiedykolwiek narzędzia używane przez
Bardziej szczegółowoPROGRAMOWALNE STEROWNIKI LOGICZNE
PROGRAMOWALNE STEROWNIKI LOGICZNE I. Wprowadzenie Klasyczna synteza kombinacyjnych i sekwencyjnych układów sterowania stosowana do automatyzacji dyskretnych procesów produkcyjnych polega na zaprojektowaniu
Bardziej szczegółowoValidatorPRO Tester okablowania miedzianego z wbudowanym miernikiem mocy optycznej
ValidatorPRO Tester okablowania miedzianego z wbudowanym miernikiem mocy optycznej Validator & Validator-NT przegląd certyfikatorów sieci Ethernet Validator NT950 Test warstwy fizycznej okablowania : wykrywa
Bardziej szczegółowoXQTav - reprezentacja diagramów przepływu prac w formacie SCUFL przy pomocy XQuery
http://xqtav.sourceforge.net XQTav - reprezentacja diagramów przepływu prac w formacie SCUFL przy pomocy XQuery dr hab. Jerzy Tyszkiewicz dr Andrzej Kierzek mgr Jacek Sroka Grzegorz Kaczor praca mgr pod
Bardziej szczegółowoL.dz. WETI/1508/2017 Gdańsk, dnia r.
Dziekan L.dz. WETI/1508/2017 Gdańsk, dnia 06.06.2017 r. Wykonawcy biorący udział w postępowaniu ogłoszonym w Dzienniku Urzędowym Unii Europejskiej w dniu 27.04.2017 r. nr ogłoszenia 2017/S 064-119865 i
Bardziej szczegółowoOmówienie treści rozprawy
Prof. dr hab. inż. Marek Gorgoń Katedra Automatyki i Inżynierii Biomedycznej Wydział Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej Akademia Górniczo-Hutnicza Al. Mickiewicza 30 30-059
Bardziej szczegółowoSystemy wbudowane. Paweł Pełczyński ppelczynski@swspiz.pl
Systemy wbudowane Paweł Pełczyński ppelczynski@swspiz.pl 1 Program przedmiotu Wprowadzenie definicja, zastosowania, projektowanie systemów wbudowanych Mikrokontrolery AVR Programowanie mikrokontrolerów
Bardziej szczegółowoTEST GPON/1GE. Spis treści:
TEST GPON/1GE Przetestowaliśmy EXTRALINK NEPTUN GPON/1GE pod względem wydajności, kompatybilności oraz funkcjonalności sprzętowej oraz programowej. Wszystkie wykonane testy są zgodne z normami technicznymi
Bardziej szczegółowoINSTRUKCJA OBSŁUGI GIGABITOWY PRZEŁĄCZNIK ZARZĄDZALNY Z SLOTAMI NA MODUŁY OPTYCZNE SFP RUBY TECH
INSTRUKCJA OBSŁUGI GIGABITOWY PRZEŁĄCZNIK ZARZĄDZALNY Z SLOTAMI NA MODUŁY OPTYCZNE SFP RUBY TECH FGS-2824 #05632 wersja 1.0 Wstęp Gigabitowy przełącznik FGS-2824 jest zarządzalnym, wysokowydajnym przełącznikiem
Bardziej szczegółowoJęzyk opisu sprzętu VHDL
Język opisu sprzętu VHDL dr inż. Adam Klimowicz Seminarium dydaktyczne Katedra Mediów Cyfrowych i Grafiki Komputerowej Informacje ogólne Język opisu sprzętu VHDL Przedmiot obieralny dla studentów studiów
Bardziej szczegółowoKONWERTER DVB ASI -> DVB IP DELTA-1
MIKROPROJEKT P.P.H. Rafał Buczyński ul. Zieleniecka 10B, 05-091 Ząbki; NIP: 774-124-16-05 biuro: ul. Ratuszowa 11 p. 312, 03-450 Warszawa; tel. 022-3713136, fax: 022-6192610, gsm: 503125553 www.mikroprojekt.com,
Bardziej szczegółowoREALIZACJA KONTROLERÓW
Uniwersytet Zielonogórski Wydział Elektrotechniki, Informatyki i Telekomunikacji PRACA MAGISTERSKA REALIZACJA KONTROLERÓW O PODWYŻSZONYM STOPNIU BEZPIECZEŃSTWA W FPGA O ARCHITEKTURZE Z WBUDOWANYMI PROCESORAMI
Bardziej szczegółowo