Opis przedmiotu zamówienia CZĘŚĆ 1

Transkrypt

1 Opis przedmiotu zamówienia CZĘŚĆ 1 Stanowiska do badań algorytmów sterowania interfejsów energoelektronicznych zasobników energii bazujących na układach programowalnych FPGA. Stanowiska laboratoryjne mają służyć do implementacji algorytmów sterowania interfejsów energoelektronicznych zasobników energii. Poz. 1. Zaawansowany system ewaluacyjny z układem FPGA umożliwiającym częściową rekonfigurację System służyć ma do prototypowania zaawansowanych modeli układów cyfrowych zorientowanych na dynamiczną oraz statyczną częściową rekonfigurację. Matryca układu programowalnego FPGA ma posiadać minimum 35 tys. bloków logicznych CLB oraz minimum 37 Mb konfigurowalnej pamięci RAM w blokach typu BRAM. Zamówienie obejmuje dostarczenie 2 sztuk, o parametrach nie gorszych niż: Liczba komórek logicznych Liczba bloków logicznych CLB Min Liczba elementów logicznych typu Slice Min Całkowita liczba konfigurowalnej pamięci RAM Min Kb (37 Mb) Możliwość częściowej rekonfiguracji Pełna (statyczna oraz dynamiczna) Zintegrowane złącza i urządzenia peryferyjne: Złącze typu Ethernet 10/100/1000 PHY Złącze pamięci DDR3 (1 GB) Złącze graficzne PCI Express Oscylator (generator sygnału zegarowego) Min. 200 MHz Typ złącza graficznego HDMI Liczba wyjść typu LED Wyświetlacz Typu LCD Poz. 2. Zaawansowany zintegrowany system cyfrowy z układem FPGA wspomagający obsługę interfejsów sieciowych System służyć ma do prototypowania modeli układów cyfrowych wykorzystujących zaawansowane interfejsy sieciowe. Matryca układu programowalnego FPGA ma posiadać minimum 50 tys. bloków logicznych CLB oraz minimum 50 Mb konfigurowalnej pamięci RAM w blokach typu BRAM. Strona 1 z 5

2 Zamówienie obejmuje dostarczenie 2 sztuk o parametrach nie gorszych niż: Liczba komórek logicznych Liczba bloków logicznych CLB Min Liczba elementów logicznych typu Slice Min Całkowita liczba konfigurowalnej pamięci RAM Min Kb (50 Mb) Zintegrowane złącza i urządzenia peryferyjne: Złącza Złącze pamięci Złącze graficzne Min. 4 typu SFP (Ethernet) Min. 1 typu QTH Min. 2 typu SATA Min. 2 typu DDR3 PCI Express Poz. 3. Zintegrowany system cyfrowy z układem FPGA z rozszerzoną liczbą przełączników oraz wyjść typu LED dla odbiorców akademickich (wersja edukacyjna, EDU) System służyć ma do prototypowania podstawowych algorytmów sterowania współbieżnego, zgodnie z poniższą specyfikacją. Matryca układu programowalnego FPGA ma posiadać od 7 do 8 tys. bloków logicznych CLB oraz minimum 4 tys. Kb konfigurowalnej pamięci RAM w blokach typu BRAM. Ze względu na przeznaczenie (prototypowanie podstawowych algorytmów sterowania), zintegrowany system ma posiadać co najmniej 16 zadajników wejściowych, złącze typu VGA, co najmniej 2 wyświetlacze 7-segmentowe oraz co najmniej 16 wyjść typu LED. Dodatkowo, z dołączona ma być karta typu microsd. Liczba komórek logicznych Liczba bloków logicznych CLB Liczba elementów logicznych typu Slice Całkowita liczba konfigurowalnej pamięci RAM Min Kb Min. 16 Liczba wyjść typu LED Min. 16 Strona 2 z 5

3 Wyświetlacze 7-segmentowe Min. 2 Typ złącza graficznego VGA (12 bitowe) Pojemność min. 8 GB, klasa min. 10, Karta typu microsd kompatybilna z SDHC v2.0, kompatybilna z Edukacyjna (EDU), dla odbiorców akademickich Poz. 4. Zintegrowany system cyfrowy z układem programowalnym FPGA wspomagający obsługę interfejsów audio/wideo System służyć ma do prototypowania zaawansowanych algorytmów wykorzystujących interfejsy audio/wideo, zgodnie z poniższą specyfikacją. Matryca układu programowalnego FPGA ma posiadać od 15 do 20 tys. bloków logicznych CLB oraz minimum 13 tys. Kb (13 Mb) konfigurowalnej pamięci RAM w blokach typu BRAM. Zintegrowany system ma posiadać co najmniej 8 zadajników wejściowych, złącze typu HDMI, złącze audio (3.5mm) oraz co najmniej 8 wyjść typu LED. Liczba komórek logicznych Liczba bloków logicznych CLB Liczba elementów logicznych typu Slice Całkowita liczba konfigurowalnej pamięci RAM Min.13 Mb ( Kb) Typ złącza graficznego (wideo) HDMI Typ złącza audio 3.5mm (typu jack) Liczba wyjść typu LED Edukacyjna (EDU), dla odbiorców akademickich Strona 3 z 5

4 Poz. 5. Zintegrowany system cyfrowy z układem programowalnym FPGA zawierający zaawansowane funkcje interfejsu dla odbiorców akademickich (wersja edukacyjna, EDU) System służyć ma do prototypowania układów wykorzystujących zaawansowane funkcje interfejsu typu klawiatura numeryczna, panel dotykowy LCD, zgodnie z poniższą specyfikacją. Matryca układu programowalnego FPGA ma posiadać min. 3 tys. bloków logicznych CLB oraz minimum 2 tys. Kb (2 Mb) konfigurowalnej pamięci RAM w blokach typu BRAM. Zintegrowany system ma posiadać ekran dotykowy, klawiaturę numeryczną dla wartości heksadecymalnych, wyświetlacze siedmiosegmentowe, zadajniki wejściowe (przełączniki), złącze typu HDMI oraz wyjścia typu LED. Liczba komórek logicznych Min Liczba bloków logicznych CLB Min Liczba elementów logicznych typu Slice Min Całkowita liczba konfigurowalnej pamięci RAM Min.2 Mb (2.000 Kb) Ekran dotykowy Min. 4.3", LCD Klawiatura numeryczna Obsługująca wartości heksadecymalne (0-F) Wyświetlacz siedmiosegmentowy (dwuliczbowy) Min. 3 Złącze typu Ethernet 10/100 PHY Typ złącza graficznego (wideo) HDMI, VGA Liczba wyjść typu LED Min. 14 Poz. 6. Zestaw uruchomieniowy typu programmable system-on-a-chip (SoC) Zestaw służyć ma do modelowania zaawansowanych systemów zintegrowanych typu programmable system-on-a-chip (SoC), zgodnie z poniższą specyfikacją. Zintegrowany system ma zawierać procesor (typu dual-core) oraz programowalną matrycę logiczną wraz z niezbędnymi akcesoriami (karta SD, zasilacz). System zintegrowany: Procesor typu dual-core Strona 4 z 5

5 Programowalna matryca logiczna Typ złącza graficznego (wideo) HDMI, VGA Karta typu SD Pojemność min. 4 GB, kompatybilna z Edukacyjna (EDU), dla odbiorców akademickich Poz. 7. Programator układów programowalnych FPGA USB-JTAG Programator służyć ma do konfigurowania oraz analizy układów programowalnych FPGA za pomocą złącza JTAG. Komunikacja z komputerem odbywać się ma poprzez złącze USB. Zamówienie obejmuje dostarczenie 10 sztuk o parametrach nie gorszych niż: Programator układów programowalnych FPGA: Przeznaczenie programatora Programowanie oraz analiza układów FPGA Komunikacja z komputerem Złącze USB Rodzaj złącza IDC14, JTAG, USB B micro Edukacyjna (EDU), dla odbiorców akademickich Poz. 8. Zaawansowany programator układów programowalnych FPGA Programator służyć ma do konfigurowania oraz analizy układów programowalnych (CPLD, FPGA, PROM) za pomocą złącza JTAG. Komunikacja z komputerem odbywać się ma poprzez złącze USB. Programator układów programowalnych FPGA: Przeznaczenie programatora Programowanie oraz analiza układów FPGA, CPLD, PROM Komunikacja z komputerem Złącze USB Rodzaj złącza IDC14, JTAG Napięcie interfejsu 5V (TTL), 3.3V (LVCMOS), 2.5V, 1.8V, 1.5V System operacyjny Microsoft Windows, Linux Red Hat/SUSE Wspierany standard IEEE , SPI, USB 2.0 Wbudowana sygnalizacja statusu programowania układu cyfrowego Strona 5 z 5