Cyfrowe układy scalone

Save this PDF as:
 WORD  PNG  TXT  JPG

Wielkość: px
Rozpocząć pokaz od strony:

Download "Cyfrowe układy scalone"

Transkrypt

1 Cyfrowe układy scalone Ryszard J. Barczyński, Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego

2 Cyfrowe układy scalone Układy cyfrowe kombinacyjne realizują określoną funkcje logiczne - od najprostszych (bramki), do nieraz bardzo złożonych.

3 Cyfrowe układy scalone technologie i rodziny

4

5 Cyfrowe układy scalone bipolarne Pierwsze rodziny scalonych układów cyfrowych należały do grupy bipolarnych. Większość z nich wyszła już z użycia: RTL (Resistor-Transistor-Logic) DTL (Diode-Transistor-Logic) ECL (Emitter-Coupled-Logic; szybkie) TTL...

6 Cyfrowe układy scalone bipolarne TTL Bipolarne układy cyfrowe TTL (choć w pierwotnej wersji już wyszły z użycia) wywarły ogromny wpływ na standardy elektroniki cyfrowej. Posiadają wiele wersji: TTL (Transistor-Transistor-Logic; przestarzała) TTL - H (High speed TTL; przestarzała) TTL - L (Low power TTL; przestarzała) TTL - S (Shottky TTL; przestarzała) TTL - LS (Low power Shottky TTL; wychodzi z użycia) TTL - ALS (Advanced Low power Shottky TTL) TTL - AS (Advanced Shottky TTL) TTL - F (Fast TTL)

7 Cyfrowe układy scalone bipolarne TTL Bramka NAND z rodziny TTL

8 Cyfrowe układy scalone bipolarne TTL LS Bramka NAND z rodziny TTL-LS

9 Cyfrowe układy scalone technologie MOS PMOS (pierwsze - najłatwiejsze w produkcji, niewygodne zasilanie) NMOS (lepsze, stosowane do dziś w układach dużej skali integracji) CMOS (z użyciem tranzystorów komplementarnych, podstawa współczesnej techniki cyfrowej) Bi-CMOS (Bi-MOS)

10 Cyfrowe układy scalone CMOS Bramka NAND z rodziny CMOS CD4000

11 Cyfrowe układy scalone Bi CMOS Struktura tranzystorów w technologii Bi-CMOS

12

13

14

15

16 Cyfrowe układy scalone skala integracji

17 Podział układów scalonych ze względu na stopień scalenia małej skali integracji (SSI small scale of integration) średniej skali integracji (MSI medium scale of integration) dużej skali integracji (LSI large scale of integration) wielkiej skali integracji (VLSI very large scale of integration) ultrawielkiej skali integracji (ULSI ultra large scale of integration)

18 Skala integracji SSI bramki, przerzutniki Układy przerzutników typu D wyzwalanych zboczem Podstawowy układ bramki AND serii CMOS 4000

19 Skala integracji MSI liczniki, multipleksery, komparatory, kodery... Licznik binarny o 16 stanach

20 Skala integracji MSI układy programowane Przykład kombinacyjnego układu programowanego PAL 16L8

21 Skala integracji LSI, VLSI, ULSI mikroprocesory * Jednostka centralna komputera (zwana też procesorem) cyklicznie wykonuje instrukcje zawarte w programie. * Lista instrukcji dla danego procesora jest z góry określona. * Jednostka centralna jest synchronicznym i sekwencyjnym układem cyfrowym. Mikroprocesor to nic innego, jak procesor zbudowany w postaci układu scalonego

22 Skala integracji LSI, VLSI, ULSI mikroprocesory

23 Skala integracji LSI, VLSI, ULSI mikrokontrolery Mikrokontroler to cały komputer w kawałku krzemu, zoptymalizowany pod kątem sterowania różnorakimi urządzeniami. Typowy mikrokontroler zawiera praktycznie wszystko, co mu jest potrzebne do pracy - tym różni się od zwykłego mikroprocesora.

24 Skala integracji LSI, VLSI, ULSI pamięci tylko do odczytu Zawartość pamięci nie zanika wraz z wyłączeniem zasilania Z pamięci można czytać, ale nie można do niej zapisywać danych. Umieszczenie danych wymaga specjalnego procesu programowania. * ROM (Read Only Memory) programowanie następuje w procesie produkcyjnym mikrokontrolera. * EPROM (Erasable Programmable ROM) można kasować dotychczasową zawartość promieniowaniem UV i programować za pomocą specjalnego urządzenia. *...

25 Skala integracji LSI, VLSI, ULSI pamięci tylko do odczytu Zawartość pamięci nie zanika wraz z wyłączeniem zasilania Z pamięci można czytać, ale nie można do niej zapisywać danych. Umieszczenie danych wymaga specjalnego procesu programowania. *... * OTP (One Time Programmable) można jednorazowo programować za pomocą specjalnego urządzenia. * FLASH (Bulk Erasable Non Volatile Memory) możliwe jest wielokrotne elektryczne wymazanie zawartości i programowanie, często bezpośrednio w systemie (ISP In System Programmable)

26 Skala integracji LSI, VLSI, ULSI pamięci o dostępie swobodnym (RAM) Zawartość pamięci zanika wraz z wyłączeniem zasilania Z pamięci można zarówno czytać, jak i pisać do niej dane. Niekiedy tworzy się specjalne konstrukcje podtrzymujące jej zawartość przy wyłączeniu zasilania urządzenia. * SRAM (Static Random Access Memory) pamięci RAM statyczne. Krótkie czasy dostępu, proste w obsłudze przez CPU, drogie. * DRAM (Dynamic Random Access Memory) wymagają przeprowadzania w określonych odstępach czasu pewnych operacji na pamięci (odświeżanie), w przeciwnym wypadku dane zanikają. Charakteryzują się dużymi pojemnościami, są tanie.

27 Skala integracji LSI, VLSI, ULSI układy programowalne (CPLD) CPLD (Complex Programmable Logic Device) zawierają od kilka kilkanaście tysięcy bramek logicznych. Ich programowanie polega na definiowaniu połączeń między nimi.

28 Skala integracji LSI, VLSI, ULSI układy programowalne (FPGA) FPGA (Field Programmable Gate Array) zawierają od dziesiątek tysięcy do milionów bramek logicznych. Ich programowanie polega na definiowaniu połączeń między nimi. Zdefiniowano do tego celu specjalne języki i narzędzia.

Cyfrowe układy scalone

Cyfrowe układy scalone Cyfrowe układy scalone Ryszard J. Barczyński, 2012 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Publikacja współfinansowana ze środków

Bardziej szczegółowo

Cyfrowe układy scalone

Cyfrowe układy scalone Ryszard J. Barczyński, 2 25 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Układy cyfrowe stosowane są do przetwarzania informacji zakodowanej

Bardziej szczegółowo

Mikrokontrolery czyli o czym to będzie...

Mikrokontrolery czyli o czym to będzie... Mikrokontrolery czyli o czym to będzie... Ryszard J. Barczyński, 2017 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego PNPiM Poznamy: Cechy

Bardziej szczegółowo

Układy scalone. wstęp układy hybrydowe

Układy scalone. wstęp układy hybrydowe Układy scalone wstęp układy hybrydowe Ryszard J. Barczyński, 2012 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Publikacja współfinansowana

Bardziej szczegółowo

Cyfrowe układy scalone c.d. funkcje

Cyfrowe układy scalone c.d. funkcje Cyfrowe układy scalone c.d. funkcje Ryszard J. Barczyński, 206 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Kombinacyjne układy cyfrowe

Bardziej szczegółowo

Technika mikroprocesorowa. W. Daca, Politechnika Szczecińska, Wydział Elektryczny, 2007/08

Technika mikroprocesorowa. W. Daca, Politechnika Szczecińska, Wydział Elektryczny, 2007/08 Pamięci Układy pamięci kontaktują się z otoczeniem poprzez szynę danych, szynę owa i szynę sterującą. Szerokość szyny danych określa liczbę bitów zapamiętywanych do pamięci lub czytanych z pamięci w trakcie

Bardziej szczegółowo

Zbudować 2wejściową bramkę (narysować schemat): a) NANDCMOS, b) NORCMOS, napisać jej tabelkę prawdy i wyjaśnić działanie przy pomocy charakterystyk

Zbudować 2wejściową bramkę (narysować schemat): a) NANDCMOS, b) NORCMOS, napisać jej tabelkę prawdy i wyjaśnić działanie przy pomocy charakterystyk Zbudować 2wejściową bramkę (narysować schemat): a) NANDCMOS, b) NORCMOS, napisać jej tabelkę prawdy i wyjaśnić działanie przy pomocy charakterystyk przejściowych użytych tranzystorów. NOR CMOS Skale integracji

Bardziej szczegółowo

Elektronika cyfrowa i mikroprocesory. Dr inż. Aleksander Cianciara

Elektronika cyfrowa i mikroprocesory. Dr inż. Aleksander Cianciara Elektronika cyfrowa i mikroprocesory Dr inż. Aleksander Cianciara Sprawy organizacyjne Warunki zaliczenia Lista obecności Kolokwium końcowe Ocena końcowa Konsultacje Poniedziałek 6:-7: Kontakt Budynek

Bardziej szczegółowo

Temat: Pamięci. Programowalne struktury logiczne.

Temat: Pamięci. Programowalne struktury logiczne. Temat: Pamięci. Programowalne struktury logiczne. 1. Pamięci są układami służącymi do przechowywania informacji w postaci ciągu słów bitowych. Wykonuje się jako układy o bardzo dużym stopniu scalenia w

Bardziej szczegółowo

Technika Cyfrowa 2 wykład 4: FPGA odsłona druga technologie i rodziny układów logicznych

Technika Cyfrowa 2 wykład 4: FPGA odsłona druga technologie i rodziny układów logicznych Technika Cyfrowa 2 wykład 4: FPGA odsłona druga technologie i rodziny układów logicznych Dr inż. Jacek Mazurkiewicz Katedra Informatyki Technicznej e-mail: Jacek.Mazurkiewicz@pwr.edu.pl Elementy poważniejsze

Bardziej szczegółowo

AiR_UCiM_3/5 Układy Cyfrowe i Mikroprocesorowe Digital Circuits and Microprocessors

AiR_UCiM_3/5 Układy Cyfrowe i Mikroprocesorowe Digital Circuits and Microprocessors Załącznik nr 7 do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. KARTA MODUŁU / KARTA PRZEDMIOTU Kod modułu Nazwa modułu Nazwa modułu w języku angielskim Obowiązuje od roku akademickiego 2013/2014

Bardziej szczegółowo

Zwykle układ scalony jest zamknięty w hermetycznej obudowie metalowej, ceramicznej lub wykonanej z tworzywa sztucznego.

Zwykle układ scalony jest zamknięty w hermetycznej obudowie metalowej, ceramicznej lub wykonanej z tworzywa sztucznego. Techniki wykonania cyfrowych układów scalonych Cyfrowe układy scalone dzielimy ze względu na liczbę bramek elementarnych tworzących dany układ na: małej skali integracji SSI do 10 bramek, średniej skali

Bardziej szczegółowo

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami

Struktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016

Bardziej szczegółowo

43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania

43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania 43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania Typy pamięci Ulotność, dynamiczna RAM, statyczna ROM, Miejsce w konstrukcji komputera, pamięć robocza RAM,

Bardziej szczegółowo

Układy scalone. wstęp

Układy scalone. wstęp Układy scalone wstęp Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Układy scalone Układ scalony (ang. intergrated

Bardziej szczegółowo

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1 i sieci komputerowe Szymon Wilk Superkomputery 1 1. Superkomputery to komputery o bardzo dużej mocy obliczeniowej. Przeznaczone są do symulacji zjawisk fizycznych prowadzonych głównie w instytucjach badawczych:

Bardziej szczegółowo

Elementy cyfrowe i układy logiczne

Elementy cyfrowe i układy logiczne Elementy cyfrowe i układy logiczne Wykład 4 Legenda Podział układów logicznych Układy cyfrowe, układy scalone Synteza logiczna Układy TTL, CMOS 2 1 Podział układów Układy logiczne kombinacyjne sekwencyjne

Bardziej szczegółowo

Układy cyfrowe. Najczęściej układy cyfrowe służą do przetwarzania sygnałów o dwóch poziomach napięć:

Układy cyfrowe. Najczęściej układy cyfrowe służą do przetwarzania sygnałów o dwóch poziomach napięć: Układy cyfrowe W układach cyfrowych sygnały napięciowe (lub prądowe) przyjmują tylko określoną liczbę poziomów, którym przyporządkowywane są wartości liczbowe. Najczęściej układy cyfrowe służą do przetwarzania

Bardziej szczegółowo

Podstawy Informatyki JA-L i Pamięci

Podstawy Informatyki JA-L i Pamięci Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu 1 Operator elementarny Proste układy z akumulatorem Realizacja dodawania Realizacja JAL dla pojedynczego bitu 2 Parametry

Bardziej szczegółowo

Wykład II. Pamięci operacyjne. Studia stacjonarne Pedagogika Budowa i zasada działania komputera

Wykład II. Pamięci operacyjne. Studia stacjonarne Pedagogika Budowa i zasada działania komputera Studia stacjonarne Pedagogika Budowa i zasada działania komputera Wykład II Pamięci operacyjne 1 Część 1 Pamięci RAM 2 I. Pamięć RAM Przestrzeń adresowa pamięci Pamięć podzielona jest na słowa. Podczas

Bardziej szczegółowo

Podstawowe bramki logiczne

Podstawowe bramki logiczne Temat i plan wykładu Podstawowe bramki logiczne 1. Elementarne funkcje logiczne, symbole 2. Struktura bramek bipolarnych, CMOS i BiCMOS 3. Parametry bramek 4. Rodziny układów cyfrowych 5. Elastyczność

Bardziej szczegółowo

Podstawy techniki cyfrowej i mikroprocesorowej - opis przedmiotu

Podstawy techniki cyfrowej i mikroprocesorowej - opis przedmiotu Podstawy techniki cyfrowej i mikroprocesorowej - opis przedmiotu Informacje ogólne Nazwa przedmiotu Podstawy techniki cyfrowej i mikroprocesorowej Kod przedmiotu 06.5-WE-AiRP-PTCiM Wydział Kierunek Wydział

Bardziej szczegółowo

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne

Spis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...

Bardziej szczegółowo

dr hab. Joanna Jędrzejowicz Podstawy informatyki i komputeryzacji Gdańska Wyższa Szkoła Humanistyczna

dr hab. Joanna Jędrzejowicz Podstawy informatyki i komputeryzacji Gdańska Wyższa Szkoła Humanistyczna dr hab. Joanna Jędrzejowicz Podstawy informatyki i komputeryzacji Gdańska Wyższa Szkoła Humanistyczna Literatura B. Siemieniecki, W. Lewandowski Internet w szkole, Wyd. A. Marszałek 2001, B. Siemieniecki

Bardziej szczegółowo

Mikrokontrolery w systemach pomiarowo sterujących

Mikrokontrolery w systemach pomiarowo sterujących Mikrokontrolery w systemach pomiarowo sterujących Mikrokontrolery czyli o czym to będzie... Mikrokontroler to cały komputer w kawałku krzemu, zoptymalizowany pod kątem sterowania różnorakimi urządzeniami.

Bardziej szczegółowo

Programowalne Układy Logiczne. Wykład I dr inż. Paweł Russek

Programowalne Układy Logiczne. Wykład I dr inż. Paweł Russek Programowalne Układy Logiczne Wykład I dr inż. Paweł Russek Literatura www.actel.com www.altera.com www.xilinx.com www.latticesemi.com Field Programmable Gate Arrays J.V. Oldfield, R.C. Dorf Field Programable

Bardziej szczegółowo

Tranzystor jako element cyfrowy

Tranzystor jako element cyfrowy Temat i plan wykładu Tranzystor jako element cyfrowy 1. Wprowadzenie 2. Tranzystor jako łącznik 3. Inwerter tranzystorowy 4. Charakterystyka przejściowa 5. Odporność na zakłócenia 6. Definicja czasów przełączania

Bardziej szczegółowo

Funkcje logiczne X = A B AND. K.M.Gawrylczyk /55

Funkcje logiczne X = A B AND. K.M.Gawrylczyk /55 Układy cyfrowe Funkcje logiczne AND A B X = A B... 2/55 Funkcje logiczne OR A B X = A + B NOT A A... 3/55 Twierdzenia algebry Boole a A + B = B + A A B = B A A + B + C = A + (B+C( B+C) ) = (A+B( A+B) )

Bardziej szczegółowo

Wykład II. Pamięci półprzewodnikowe. Studia Podyplomowe INFORMATYKA Architektura komputerów

Wykład II. Pamięci półprzewodnikowe. Studia Podyplomowe INFORMATYKA Architektura komputerów Studia Podyplomowe INFORMATYKA Architektura komputerów Wykład II Pamięci półprzewodnikowe 1, Pamięci półprzewodnikowe Pamięciami półprzewodnikowymi nazywamy cyfrowe układy scalone przeznaczone do przechowywania

Bardziej szczegółowo

5. PROGRAMOWALNE UKŁADY LOGICZNE

5. PROGRAMOWALNE UKŁADY LOGICZNE 5. PROGRAMOWALNE UKŁADY LOGICZNE 5.1. Wstęp: Cyfrowe układy scalone Dwa podstawowe kryteria klasyfikacji ilość bramek w układzie (złożoność układu, tzw. stopień integracji), technologia wykonania. 5.1.1.

Bardziej szczegółowo

Bramki logiczne Podstawowe składniki wszystkich układów logicznych

Bramki logiczne Podstawowe składniki wszystkich układów logicznych Układy logiczne Bramki logiczne A B A B AND NAND A B A B OR NOR A NOT A B A B XOR NXOR A NOT A B AND NAND A B OR NOR A B XOR NXOR Podstawowe składniki wszystkich układów logicznych 2 Podstawowe tożsamości

Bardziej szczegółowo

Wykład II. Pamięci półprzewodnikowe. Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych

Wykład II. Pamięci półprzewodnikowe. Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Wykład II Pamięci półprzewodnikowe 1 Pamięci półprzewodnikowe 2 Pamięci półprzewodnikowe Pamięciami półprzewodnikowymi

Bardziej szczegółowo

Rok akademicki: 2030/2031 Kod: EIT s Punkty ECTS: 4. Poziom studiów: Studia I stopnia Forma i tryb studiów: -

Rok akademicki: 2030/2031 Kod: EIT s Punkty ECTS: 4. Poziom studiów: Studia I stopnia Forma i tryb studiów: - Nazwa modułu: Podstawy elektroniki cyfrowej Rok akademicki: 2030/2031 Kod: EIT-1-304-s Punkty ECTS: 4 Wydział: Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej Kierunek: Informatyka Specjalność:

Bardziej szczegółowo

Technika Cyfrowa 2 wykład 1: programowalne struktury logiczne - wprowadzenie

Technika Cyfrowa 2 wykład 1: programowalne struktury logiczne - wprowadzenie Technika Cyfrowa 2 wykład 1: programowalne struktury logiczne - wprowadzenie Dr inż. Jacek Mazurkiewicz Katedra Informatyki Technicznej e-mail: Jacek.Mazurkiewicz@pwr.edu.pl Sprawy formalne konsultacje,

Bardziej szczegółowo

System mikroprocesorowy i peryferia. Dariusz Chaberski

System mikroprocesorowy i peryferia. Dariusz Chaberski System mikroprocesorowy i peryferia Dariusz Chaberski System mikroprocesorowy mikroprocesor pamięć kontroler przerwań układy wejścia wyjścia kontroler DMA 2 Pamięć rodzaje (podział ze względu na sposób

Bardziej szczegółowo

PROGRAMMABLE DEVICES UKŁADY PROGRAMOWALNE

PROGRAMMABLE DEVICES UKŁADY PROGRAMOWALNE Paweł Bogumił BRYŁA IV rok Koło Naukowe Techniki Cyfrowej Dr inŝ. Wojciech Mysiński opiekun naukowy PROGRAMMABLE DEVICES UKŁADY PROGRAMOWALNE Keywords: PAL, PLA, PLD, CPLD, FPGA, programmable device, electronic

Bardziej szczegółowo

Technika cyfrowa Inżynieria dyskretna cz. 2

Technika cyfrowa Inżynieria dyskretna cz. 2 Sławomir Kulesza Technika cyfrowa Inżynieria dyskretna cz. 2 Wykład dla studentów III roku Informatyki Wersja 5.0, 10/10/2015 Generacje układów scalonych Stopień scalenia Liczba elementów aktywnych Zastosowania

Bardziej szczegółowo

Układy programowalne

Układy programowalne Układy programowalne SPLD, CPLD, FPGA Podział układów programowalnych Procesory strukturalne Procesor Procesory proceduralne ASIC/ASSP PLD mikroprocesor mikrokontroler SPLD CPLD FPGA PROM, PLE, PLA, PAL,

Bardziej szczegółowo

Hardware mikrokontrolera X51

Hardware mikrokontrolera X51 Hardware mikrokontrolera X51 Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Hardware mikrokontrolera X51 (zegar)

Bardziej szczegółowo

Elektronika i techniki mikroprocesorowe

Elektronika i techniki mikroprocesorowe Elektronika i techniki mikroprocesorowe Technika cyfrowa ZłoŜone one układy cyfrowe Katedra Energoelektroniki, Napędu Elektrycznego i Robotyki Wydział Elektryczny, ul. Krzywoustego 2 PLAN WYKŁADU idea

Bardziej szczegółowo

Opracował: Grzegorz Cygan 2012 r. CEZ Stalowa Wola. Pamięci półprzewodnikowe

Opracował: Grzegorz Cygan 2012 r. CEZ Stalowa Wola. Pamięci półprzewodnikowe Opracował: Grzegorz Cygan 2012 r. CEZ Stalowa Wola Pamięci półprzewodnikowe Pamięć Stosowane układy (urządzenia) DANYCH PROGRAMU OPERACYJNA (program + dane) MASOWA KONFIGURACYJNA RAM ROM (EPROM) (EEPROM)

Bardziej szczegółowo

Technika mikroprocesorowa

Technika mikroprocesorowa Technika mikroprocesorowa zajmuje się przetwarzaniem danych w oparciu o cyfrowe programowalne układy scalone. Systemy przetwarzające dane w oparciu o takie układy nazywane są systemami mikroprocesorowymi

Bardziej szczegółowo

Architektura systemu komputerowego

Architektura systemu komputerowego Zakres przedmiotu 1. Wstęp do systemów mikroprocesorowych. 2. Współpraca procesora z pamięcią. Pamięci półprzewodnikowe. 3. Architektura systemów mikroprocesorowych. 4. Współpraca procesora z urządzeniami

Bardziej szczegółowo

Rok akademicki: 2016/2017 Kod: EAR s Punkty ECTS: 4. Poziom studiów: Studia I stopnia Forma i tryb studiów: -

Rok akademicki: 2016/2017 Kod: EAR s Punkty ECTS: 4. Poziom studiów: Studia I stopnia Forma i tryb studiów: - Nazwa modułu: Technika mikroprocesorowa Rok akademicki: 2016/2017 Kod: EAR-1-496-s Punkty ECTS: 4 Wydział: Elektrotechniki, Automatyki, Informatyki i Inżynierii Biomedycznej Kierunek: Automatyka i Robotyka

Bardziej szczegółowo

RODZAJE PAMIĘCI RAM. Cz. 1

RODZAJE PAMIĘCI RAM. Cz. 1 RODZAJE PAMIĘCI RAM Cz. 1 1 1) PAMIĘĆ DIP DIP (ang. Dual In-line Package), czasami nazywany DIL - w elektronice rodzaj obudowy elementów elektronicznych, głównie układów scalonych o małej i średniej skali

Bardziej szczegółowo

SWB - Wprowadzenie, funkcje boolowskie i bramki logiczne - wykład 1 asz 1. Plan wykładu

SWB - Wprowadzenie, funkcje boolowskie i bramki logiczne - wykład 1 asz 1. Plan wykładu SWB - Wprowadzenie, funkcje boolowskie i bramki logiczne - wykład 1 asz 1 Plan wykładu 1. Wprowadzenie, funkcje boolowskie i bramki logiczne, 2. Minimalizacja funkcji boolowskich, 3. Kombinacyjne bloki

Bardziej szczegółowo

Architektura mikrokontrolera MCS51

Architektura mikrokontrolera MCS51 Architektura mikrokontrolera MCS51 Ryszard J. Barczyński, 2017 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Architektura mikrokontrolera

Bardziej szczegółowo

Technika Cyfrowa 1. Wykład 8: Cyfrowe układy scalone V CYFROWE UKŁADY SCALONE. dr inż. Jarosław Sugier IIAR, pok.

Technika Cyfrowa 1. Wykład 8: Cyfrowe układy scalone V CYFROWE UKŁADY SCALONE. dr inż. Jarosław Sugier IIAR, pok. V CYFROWE UKŁDY SCLONE Technika Cyfrowa 1 1 Parametry 1.1 Parametry statyczne Wykład 8: Cyfrowe układy scalone Przyjmujemy logikę dodatnią napięcie zasilające U cc > 0 0 log. ~ 0 V, 1 log. ~ U cc Rodzina

Bardziej szczegółowo

PROJEKTOWANIE UKŁADÓW VLSI

PROJEKTOWANIE UKŁADÓW VLSI prof. dr hab. inż. Andrzej Kos Tel. 34.35, email: kos@uci.agh.edu.pl Pawilon C3, pokój 505 PROJEKTOWANIE UKŁADÓW VLSI Forma zaliczenia: egzamin Układy VLSI wczoraj i dzisiaj Pierwszy układ scalony -

Bardziej szczegółowo

Układy programowalne. Wykład z ptc część 5

Układy programowalne. Wykład z ptc część 5 Układy programowalne Wykład z ptc część 5 Pamięci ROM Pamięci stałe typu ROM (Read only memory) umożliwiają jedynie odczytanie informacji zawartej w strukturze pamięci. Działanie: Y= X j *cs gdzie j=linia(a).

Bardziej szczegółowo

Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia

Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia Poznanie własności i zasad działania różnych bramek logicznych. Zmierzenie napięcia wejściowego i wyjściowego bramek

Bardziej szczegółowo

Układy programowalne. Wykład z ptc część 5

Układy programowalne. Wykład z ptc część 5 Układy programowalne Wykład z ptc część 5 Pamięci ROM Pamięci stałe typu ROM (Read only memory) umożliwiają jedynie odczytanie informacji zawartej w strukturze pamięci. Działanie: Y= X j *cs gdzie j=linia_pamięci(a).

Bardziej szczegółowo

PRZED PRZYSTĄPIENIEM DO ZAJĘĆ PROSZĘ O BARDZO DOKŁADNE

PRZED PRZYSTĄPIENIEM DO ZAJĘĆ PROSZĘ O BARDZO DOKŁADNE ĆWICZENIE 2) UKŁADY KOMBINACYJNE OPARTE NA STEROWNIKACH PLC I PROGRAMOWANIU W LOGICE DRABINKOWEJ PRZED PRZYSTĄPIENIEM DO ZAJĘĆ PROSZĘ O BARDZO DOKŁADNE ZAPOZNANIE SIĘ Z TREŚCIĄ INSTRUKCJI CEL ĆWICZENIA

Bardziej szczegółowo

SYSTEMY WBUDOWANE I MIKROPROCESORY. Aleksandra Zalewska nr SPRAWOZDANIE NR 1

SYSTEMY WBUDOWANE I MIKROPROCESORY. Aleksandra Zalewska nr SPRAWOZDANIE NR 1 2013 SYSTEMY WBUDOWANE I MIKROPROCESORY Aleksandra Zalewska nr 14169 SPRAWOZDANIE NR 1 1 QUARTUS II WPROWADZENIE DO QUARTUSA Program Quartus II firmy Altera jest programem umożliwiającym na projektowanie

Bardziej szczegółowo

Wykład I. Podstawowe pojęcia Pamięci półprzewodnikowe. Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych

Wykład I. Podstawowe pojęcia Pamięci półprzewodnikowe. Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Wykład I Podstawowe pojęcia Pamięci półprzewodnikowe 1 Część 1 Podstawowe pojęcia 2 I. Pojęcie komputera Cyfrowe

Bardziej szczegółowo

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy

Architektura komputera. Cezary Bolek. Uniwersytet Łódzki. Wydział Zarządzania. Katedra Informatyki. System komputerowy Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

Wzmacniacz operacyjny

Wzmacniacz operacyjny parametry i zastosowania Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego (klasyka: Fairchild ua702) 1965 Wzmacniacze

Bardziej szczegółowo

Tranzystory polowe FET(JFET), MOSFET

Tranzystory polowe FET(JFET), MOSFET Tranzystory polowe FET(JFET), MOSFET Ryszard J. Barczyński, 2012 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Publikacja współfinansowana

Bardziej szczegółowo

Programowalne scalone układy cyfrowe PLD, CPLD oraz FPGA

Programowalne scalone układy cyfrowe PLD, CPLD oraz FPGA Programowalne scalone układy cyfrowe PLD, CPLD oraz FPGA Ogromną rolę w technice cyfrowej spełniają układy programowalne, często określane nazwą programowalnych modułów logicznych lub krótko hasłem FPLD

Bardziej szczegółowo

Tranzystor JFET i MOSFET zas. działania

Tranzystor JFET i MOSFET zas. działania Tranzystor JFET i MOSFET zas. działania brak kanału v GS =v t (cutoff ) kanał otwarty brak kanału kanał otwarty kanał zamknięty w.2, p. kanał zamknięty Co było na ostatnim wykładzie? Układy cyfrowe Najczęściej

Bardziej szczegółowo

Technologia wytwarzania układów scalonych (US) WYK. 17 SMK

Technologia wytwarzania układów scalonych (US) WYK. 17 SMK Technologia wytwarzania układów scalonych (US) WYK. 17 SMK Na podstawie: W. Marciniak, Przyrządy półprzewodnikowe i układy scalone, WNT, 1987 1. Historia US J. Kilby, Texas Instruments, 1958 przerzutnik

Bardziej szczegółowo

UKŁAD SCALONY. Cyfrowe układy można podzielić ze względu na różne kryteria, na przykład sposób przetwarzania informacji, technologię wykonania.

UKŁAD SCALONY. Cyfrowe układy można podzielić ze względu na różne kryteria, na przykład sposób przetwarzania informacji, technologię wykonania. UKŁDAY CYFROWE Układy cyfrowe są w praktyce realizowane różnymi technikami. W prostych urządzeniach automatyki powszechnie stosowane są układy elektryczne, wykorzystujące przekaźniki jako podstawowe elementy

Bardziej szczegółowo

Magistrala systemowa (System Bus)

Magistrala systemowa (System Bus) Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki systemowa (System Bus) Pamięć operacyjna ROM, RAM Jednostka centralna Układy we/wy In/Out Wstęp do Informatyki

Bardziej szczegółowo

Pamięci RAM i ROM. R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd. 2007

Pamięci RAM i ROM. R. J. Baker, CMOS Circuit Design, Layout, and Simulation, Wiley-IEEE Press, 2 wyd. 2007 Pamięci RAM i ROM R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd. 2007 Tranzystor MOS z długim kanałem kwadratowa aproksymacja charakterystyk 2 W triodowym, gdy W zakresie

Bardziej szczegółowo

Opracował: Jan Front

Opracował: Jan Front Opracował: Jan Front Sterownik PLC PLC (Programowalny Sterownik Logiczny) (ang. Programmable Logic Controller) mikroprocesorowe urządzenie sterujące układami automatyki. PLC wykonuje w sposób cykliczny

Bardziej szczegółowo

Artykuł zawiera opis i dane techniczne

Artykuł zawiera opis i dane techniczne Pamięci EEPROM i FLASH stosowane w sprzęcie powszechnego użytku Jakub Wojciechowski Artykuł zawiera opis i dane techniczne popularnych pamięci stosowanych w sprzęcie powszechnego użytku. Klasyfikacja pamięci

Bardziej szczegółowo

Projekt Układów Logicznych

Projekt Układów Logicznych Politechnika Opolska Wydział Elektrotechniki i Automatyki Kierunek: Informatyka Opole, dn. 21 maja 2005 Projekt Układów Logicznych Temat: Bramki logiczne CMOS Autor: Dawid Najgiebauer Informatyka, sem.

Bardziej szczegółowo

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury

Komputer IBM PC niezależnie od modelu składa się z: Jednostki centralnej czyli właściwego komputera Monitora Klawiatury 1976 r. Apple PC Personal Computer 1981 r. pierwszy IBM PC Komputer jest wart tyle, ile wart jest człowiek, który go wykorzystuje... Hardware sprzęt Software oprogramowanie Komputer IBM PC niezależnie

Bardziej szczegółowo

LEKCJA. TEMAT: Pamięć operacyjna.

LEKCJA. TEMAT: Pamięć operacyjna. TEMAT: Pamięć operacyjna. LEKCJA 1. Wymagania dla ucznia: zna pojęcia: pamięci półprzewodnikowej, pojemności, czas dostępu, transfer, ROM, RAM; zna podział pamięci RAM i ROM; zna parametry pamięci (oznaczone

Bardziej szczegółowo

Pamięci RAM i ROM. Pamięć RAM 2. R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd (C mbit.

Pamięci RAM i ROM. Pamięć RAM 2. R. J. Baker, CMOS Circuit Design, Layout, and Simulation, Wiley-IEEE Press, 2 wyd (C mbit. Pamięci RAM i ROM R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd. 2007 Pamięć RAM 2 (C mbit ) C col_array DRAM cell circuit Schematic of DRAM 4 4 array-section B. El-Kareh,

Bardziej szczegółowo

Projektowanie układów FPGA. Żródło*6+.

Projektowanie układów FPGA. Żródło*6+. Projektowanie układów FPGA Żródło*6+. Programowalne układy logiczne W elektronice cyfrowej funkcjonują dwa trendy rozwoju: Specjalizowane układy scalone ASIC (ang. Application Specific Integrated Circuits)

Bardziej szczegółowo

Technika Cyfrowa. dr inż. Marek Izdebski Kontakt: Instytut Fizyki PŁ, ul. Wólczańska 219, pok. 111, tel ,

Technika Cyfrowa. dr inż. Marek Izdebski Kontakt: Instytut Fizyki PŁ, ul. Wólczańska 219, pok. 111, tel , Technika Cyfrowa dr inż. Marek Izdebski Kontakt: Instytut Fizyki PŁ, ul. Wólczańska 29, pok., tel. 42 633667, e-mail: izdebski@p.lodz.pl Strona internetowa (materiały do wykładu i lab.): fizyka.p.lodz.pl/pl/dla-studentow/tc/

Bardziej szczegółowo

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11

Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11 Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.

Bardziej szczegółowo

Układy scalone i elementy systemów mikroelektromechanicznych (MEMS)

Układy scalone i elementy systemów mikroelektromechanicznych (MEMS) Układy scalone i elementy systemów mikroelektromechanicznych (MEMS) Układy scalone Układ scalony - mikrominiaturowy układ elektroniczny, w którym wszystkie lub część elementów wraz z połączeniami są wykonane

Bardziej szczegółowo

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Temat 1. Algebra Boole a i bramki 1). Podać przykład dowolnego prawa lub tożsamości, które jest spełnione w algebrze Boole

Bardziej szczegółowo

dr inż. Andrzej Skorupski Wydział Elektroniki i Technik Informacyjnych Politechnika Warszawska

dr inż. Andrzej Skorupski Wydział Elektroniki i Technik Informacyjnych Politechnika Warszawska dr inż. Andrzej Skorupski Wydział Elektroniki i Technik Informacyjnych Politechnika Warszawska Zasilacz pierwszego polskiego komputera UMC1 produkowanego seryjnie w ELWRO opracowanego w katedrze kierowanej

Bardziej szczegółowo

PROJEKT I OPTYMALIZACJA STRUKTURY LOGICZNEJ DYDAKTYCZNEGO SYSTEMU MIKROPROCESOROWEGO DLA LABORATORIUM PROJEKTOWANIA ZINTEGROWANEGO

PROJEKT I OPTYMALIZACJA STRUKTURY LOGICZNEJ DYDAKTYCZNEGO SYSTEMU MIKROPROCESOROWEGO DLA LABORATORIUM PROJEKTOWANIA ZINTEGROWANEGO II Konferencja Naukowa KNWS'05 "Informatyka- sztuka czy rzemios o" 15-18 czerwca 2005, Z otniki Luba skie PROJEKT I OPTYMALIZACJA STRUKTURY LOGICZNEJ DYDAKTYCZNEGO SYSTEMU MIKROPROCESOROWEGO DLA LABORATORIUM

Bardziej szczegółowo

Elementy cyfrowe i układy logiczne

Elementy cyfrowe i układy logiczne Elementy cyfrowe i układy logiczne Wykład 5 Legenda Procedura projektowania Podział układów VLSI 2 1 Procedura projektowania Specyfikacja Napisz, jeśli jeszcze nie istnieje, specyfikację układu. Opracowanie

Bardziej szczegółowo

Technika Cyfrowa 2. Wykład 1: Programowalne układy logiczne

Technika Cyfrowa 2. Wykład 1: Programowalne układy logiczne Technika Cyfrowa Wykład : Programowalne układy logiczne dr inż Jarosław Sugier JaroslawSugier@pwrwrocpl II pok C- J Sugier TC - Treść wykładu w tym semestrze: I Programowalne układy logiczne II Architektura

Bardziej szczegółowo

Kierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe. Platforma sprzętowa. Rajda & Kasperek 2014 Katedra Elektroniki AGH 1

Kierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe. Platforma sprzętowa. Rajda & Kasperek 2014 Katedra Elektroniki AGH 1 Kierunek Inżynieria Akustyczna, V rok Programowalne Układy Cyfrowe Platforma sprzętowa Rajda & Kasperek 2014 Katedra Elektroniki AGH 1 Program wykładu Architektura układów FPGA Rodzina Xilinx Spartan-6

Bardziej szczegółowo

Technologie informacyjne - wykład 2 -

Technologie informacyjne - wykład 2 - Zakład Fizyki Budowli i Komputerowych Metod Projektowania Instytut Budownictwa Wydział Budownictwa Lądowego i Wodnego Politechnika Wrocławska Technologie informacyjne - wykład 2 - Prowadzący: dr inż. Łukasz

Bardziej szczegółowo

Elektronika i techniki mikroprocesorowe

Elektronika i techniki mikroprocesorowe Elektronika i techniki mikroprocesorowe Technika Mikroprocesorowa Układy peryferyjne, komunikacja z uŝytkownikiem Katedra Energoelektroniki, Napędu Elektrycznego i Robotyki Wydział Elektryczny, ul. Krzywoustego

Bardziej szczegółowo

Technika Mikroprocesorowa

Technika Mikroprocesorowa Technika Mikroprocesorowa Dariusz Makowski Katedra Mikroelektroniki i Technik Informatycznych tel. 631 2648 dmakow@dmcs.pl http://neo.dmcs.p.lodz.pl/tm 1 System mikroprocesorowy? (1) Magistrala adresowa

Bardziej szczegółowo

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia

Podstawy obsługi komputerów. Budowa komputera. Podstawowe pojęcia Budowa komputera Schemat funkcjonalny i podstawowe parametry Podstawowe pojęcia Pojęcia podstawowe PC personal computer (komputer osobisty) Kompatybilność to cecha systemów komputerowych, która umoŝliwia

Bardziej szczegółowo

-PRZYKLADOW E ZADANIA EGZAMINACYJNE Z ARK.

-PRZYKLADOW E ZADANIA EGZAMINACYJNE Z ARK. -PRZYKLADOW E ZADANIA EGZAMINACYJNE Z ARK. 1). Wymień główne funkcje systemu operacyjnego 1. Zarządzanie procesami 2. Zarządzanie pamięcią 3. Zarządzanie zasobami komputera a bardziej szczegółowo to jest

Bardziej szczegółowo

dr inż. Jarosław Forenc

dr inż. Jarosław Forenc Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2012/2013 Wykład nr 6 (03.04.2013) Rok akademicki 2012/2013, Wykład

Bardziej szczegółowo

dr inż. Jarosław Forenc Dotyczy jednostek operacyjnych i ich połączeń stanowiących realizację specyfikacji typu architektury

dr inż. Jarosław Forenc Dotyczy jednostek operacyjnych i ich połączeń stanowiących realizację specyfikacji typu architektury Rok akademicki 2012/2013, Wykład nr 6 2/43 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2012/2013

Bardziej szczegółowo

Podział układów cyfrowych. rkijanka

Podział układów cyfrowych. rkijanka Podział układów cyfrowych rkijanka W zależności od przyjętego kryterium możemy wyróżnić kilka sposobów podziału układów cyfrowych. Poniżej podam dwa z nich związane ze sposobem funkcjonowania układów cyfrowych

Bardziej szczegółowo

Układy FPGA. Programowalne Układy Cyfrowe dr inż. Paweł Russek

Układy FPGA. Programowalne Układy Cyfrowe dr inż. Paweł Russek Układy FPGA Programowalne Układy Cyfrowe dr inż. Paweł Russek Program wykładu Geneza Technologia Struktura Funktory logiczne, sieć połączeń, bloki we/wy Współczesne układy FPGA Porównanie z ASIC Literatura

Bardziej szczegółowo

Technika cyfrowa i mikroprocesorowa. Zaliczenie na ocenę. Zaliczenie na ocenę

Technika cyfrowa i mikroprocesorowa. Zaliczenie na ocenę. Zaliczenie na ocenę I. KARTA PRZEDMIOTU Nazwa przedmiotu/modułu: Nazwa angielska: Kierunek studiów: Poziom studiów: Profil studiów: Jednostka prowadząca: Technika cyfrowa i mikroprocesorowa Edukacja techniczno-informatyczna

Bardziej szczegółowo

IZ1UAL1 Układy arytmetyczno-logiczne Arithmetic logic systems. Informatyka I stopień ogólnoakademicki niestacjonarne

IZ1UAL1 Układy arytmetyczno-logiczne Arithmetic logic systems. Informatyka I stopień ogólnoakademicki niestacjonarne KARTA MODUŁU / KARTA PRZEDMIOTU Załącznik nr 7 do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. Kod modułu Nazwa modułu Nazwa modułu w języku angielskim Obowiązuje od roku akademickiego 2012/2013

Bardziej szczegółowo

Proste układy wykonawcze

Proste układy wykonawcze Proste układy wykonawcze sterowanie przekaźnikami, tyrystorami i małymi silnikami elektrycznymi Ryszard J. Barczyński, 2016 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne

Bardziej szczegółowo

PI 02-01/12. W jednym bajcie można można zakodować 256 różnych znaków.

PI 02-01/12. W jednym bajcie można można zakodować 256 różnych znaków. PI 02-01/12 Jednostkę ilości informacji nazywamy bitem (bit to po angielsku kawałek). Do komunikacji z komputerem używany jest odpowiedni zestaw znaków. Każdy z nich jest odpowiednio kodowany, otrzymuje

Bardziej szczegółowo

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek

Wstęp do informatyki. System komputerowy. Magistrala systemowa. Architektura komputera. Cezary Bolek Wstęp do informatyki Architektura komputera Cezary Bolek cbolek@ki.uni.lodz.pl Uniwersytet Łódzki Wydział Zarządzania Katedra Informatyki System komputerowy systemowa (System Bus) Pamięć operacyjna ROM,

Bardziej szczegółowo

Architektura Systemów Komputerowych. Paweł Pełczyński ppelczynski@swspiz.pl

Architektura Systemów Komputerowych. Paweł Pełczyński ppelczynski@swspiz.pl Architektura Systemów Komputerowych Paweł Pełczyński ppelczynski@swspiz.pl Program przedmiotu Struktura i zasada działania prostego systemu mikroprocesorowego Operacje wykonywane przez mikroprocesor i

Bardziej szczegółowo

Schemat blokowy procesora rdzeniowego ATmega16. Głównym zadaniem JC jest zapewnienie poprawnego i szybkiego wykonywania programu.

Schemat blokowy procesora rdzeniowego ATmega16. Głównym zadaniem JC jest zapewnienie poprawnego i szybkiego wykonywania programu. Jednostka centralna procesor (CPU, rdzeń) Schemat blokowy procesora rdzeniowego ATmega16 Głównym zadaniem JC jest zapewnienie poprawnego i szybkiego wykonywania programu. Zadania JC: dostęp do pamięci,

Bardziej szczegółowo

TEST KONKURSOWY CZAS TESTU 40 MIN ILOŚĆ MAKSYMALNA PUNKTÓW 20 INSTRUKCJA:

TEST KONKURSOWY CZAS TESTU 40 MIN ILOŚĆ MAKSYMALNA PUNKTÓW 20 INSTRUKCJA: CZAS TESTU 40 MIN ILOŚĆ MAKSYMALNA PUNKTÓW 20 INSTRUKCJA: TEST KONKURSOWY 1. Do arkusza testu dołączona jest KARTA ODPOWIEDZI, na której wpisz swoje imię i nazwisko, nazwę szkoły i miasto. 2. Test zawiera

Bardziej szczegółowo

Systemy Wbudowane i Techniki Cyfrowe

Systemy Wbudowane i Techniki Cyfrowe SWB - Wprowadzenie, funkcje boolowskie i bramki logiczne - wykład 1 asz 1 Systemy Wbudowane i Techniki Cyfrowe Adam Szmigielski aszmigie@pjwstk.edu.pl Laboratorium robotyki s03 materiały: f tp(public)://aszmigie/sw

Bardziej szczegółowo

UTK Mirosław Rucioski

UTK Mirosław Rucioski Temat 11: Elektryczna implementacja systemu binarnego. UTK Mirosław Rucioski Cela kształcenia: Zna symbole graficzne i działania logiczne bramek: Bramka OR; Bramka AND; Bramka NOT - inwerter Bramki; NAND

Bardziej szczegółowo

Elektryczna implementacja systemu binarnego.

Elektryczna implementacja systemu binarnego. Elektryczna implementacja systemu binarnego. Cela kształcenia: Zna symbole graficzne i działania logiczne bramek: Bramka OR; Bramka AND; Bramka NOT - inwerter Bramki; NAND i NOR; Bramka XOR - ExclusixeOR.

Bardziej szczegółowo