Wykład 2. Mikrokontrolery z rdzeniami ARM

HTML
DOWNLOAD

Wielkość: px

Rozpocząć pokaz od strony:

Download "Wykład 2. Mikrokontrolery z rdzeniami ARM"

Edward Drozd
9 lat temu
Przeglądów:

1 Wykład 2

2 Źródło problemu 2

3 Wstęp Architektura ARM (Advanced RISC Machine, pierwotnie Acorn RISC Machine) jest 32-bitową architekturą (modelem programowym) procesorów typu RISC. Różne wersje procesorów ARM są szeroko stosowane w systemach wbudowanych (ang. embedded systems) i systemach o niskim poborze mocy, ze względu na ich energooszczędną architekturę. Procesor ARM jest jednym z najczęściej stosowanych procesorów na świecie. Jest używany między innymi w dyskach twardych, telefonach komórkowych, routerach, kalkulatorach a nawet w zabawkach dziecięcych. Obecnie zajmuje ponad 75% rynku 32-bitowych CPU dla systemów wbudowanych. 3

embedded systems) i systemach o niskim poborze mocy, ze względu na ich energooszczędną architekturę.

4 Wstęp Najbardziej udanym projektem ARM był procesor ARM7TDMI szeroko stosowany w telefonach komórkowych. Moc obliczeniowa procesorów ARM umożliwia instalacje na tym procesorze systemu operacyjnego, z zaimplementowanymi mechanizmami wielowątkowości, z możliwością wykorzystania zawartego w systemie stosu TCP/IP czy systemu plików(np. FAT32). Powstało wiele takich systemów: Windows CE, NUTOS(Ethernut), i wiele odmian linuxów opatrzonym hasłem embedded (Embedded Debian, Embedded Ubuntu). 4

mechanizmami wielowątkowości, z możliwością wykorzystania zawartego w systemie stosu TCP/IP czy systemu plików(np. FAT32).

5 Historia 1983 Początek projektu rozwojowego angielskiej firmy Acorn Computers Ltd. Grupa inżynierów kierowana przez Rogera Wilsona i Steve'a Furbera rozpoczyna projekt jądra będącego ulepszoną wersją procesora MOS 6502 firmy MOS Technology. Pierwsza wersja testowa, nazywana ARM1, opracowana została w 1985 roku, a rok później ukończono wersję produkcyjną ARM2. ARM2 wyposażony był w 32-bitową szynę danych, 26-bitową przestrzeń adresową oraz w szesnaście 32-bitowych rejestrów. Był to w tym czasie najprostszy szeroko stosowany 32-bitowy mikroprocessor, zawierający tylko 30 tysięcy tranzystorów. Prostota wynikała głównie z braku mikrokodu i, jak w większości procesorów w tym czasie, braku cache. ARM2 miał z tego powodu bardzo niski pobór mocy i jednocześnie szybkość przetwarzania większą od procesora Intel Następna wersja ARM3 produkowana była z 4KB cache, co jeszcze bardziej poprawiło wydajność. 5

Pierwsza wersja testowa, nazywana ARM1, opracowana została w 1985 roku, a rok później ukończono wersję produkcyjną ARM2.

6 Historia W późnych latach osiemdziesiątych firma Apple Computer rozpoczęła współpracę z Acorn Computers w projektowaniu nowszej wersji jądra ARM. Projekt był na tyle istotny, że Acorn wydzielił grupę projektową tworząc w 1990 roku nową firmę o nazwie Advanced RISC Machines (ARM Ltd.). Wynikiem tej współpracy był procesor ARM6, udostępniony w roku Firma Apple użyła opartego na ARM6 procesora ARM610 w palmtopie (PDA) o nazwie Apple Newton. Jądro procesora ARM6 zawiera około 35 tysięcy tranzystorów i jest tylko niewiele większe od jądra ARM2 (30 tysięcy tranzystorów). Dzięki swej prostocie jądro ARM może być łączone z dodatkowymi blokami funkcjonalnymi, tworząc w jednej obudowie, mikroprocesor dostosowany do konkretnych wymagań. Jest to możliwe, gdyż podstawą działalności ARM Ltd. jest sprzedaż licencji na zaprojektowane jądra. Dzięki temu powstały także mikrokontrolery oparte na architekturze ARM. 6

Wynikiem tej współpracy był procesor ARM6, udostępniony w roku 1990. Firma Apple użyła opartego na ARM6 procesora ARM610 w palmtopie (PDA) o nazwie Apple Newton.

7 Historia Firma DEC zakupiła licencję na architekturę ARM i na jej podstawie zaprojektowała procesor StrongARM. Przy częstotliwości 233MHz procesor ten pobierał tylko 1W mocy (najnowsze wersje StrongARM pobierają znacznie mniej). Projekt ten został następnie przejęty przez firmę Intel, na podstawie umowy procesowej między obiema firmami. Dla Intela była to szansa na zastąpienie przestarzałej architektury i960 nową architekturą StrongARM. Na podstawie StrongARM Intel zaprojektował bardzo wydajny mikroprocesor o nazwie XScale. 7

Projekt ten został następnie przejęty przez firmę Intel, na podstawie umowy procesowej między obiema firmami.

8 Porównanie CISC - RISC CISC rozbudowane instrukcje operacje arytmetyczne bezpośrednio na lokalizacjach w pamięci możliwość zawansowanego programowania w języku maszynowym różna długość instrukcji znaczne różnice czasu wykonania poszczególnych instrukcji RISC znacznie ograniczony zestaw instrukcji operacje ALU tylko na rejestrach prosty tryb adresowania - uproszczone odwołania do pamięci wszystkie instrukcje identycznej długości (32 bity) znacznie prostsza konstrukcja procesora 8

poszczególnych instrukcji RISC znacznie ograniczony zestaw instrukcji operacje ALU tylko na rejestrach prosty tryb

9 Idea mikrokontrolera z rdzeniem ARM 9

10 Architektury rdzeni 10

11 Rodziny rdzeni 11

12 Rodziny rdzeni 12

13 Cortex M3 zestaw instrukcji Thumb-2, w pełni kompatybilny z Thumb prędkość wykonywania operacji: 25 lub 50 MHz zintegrowany kontroler przerwań NVIC (Nested Vectored Interrupt Controller) jednotaktowe pamięci Flash / SRAM o pojemności: 64/16 kb (LM3S6100), 96/32 kb (LM3S6400), 128/32 (LM3S6600), 128/64 kb (LM3S6700), 256/64 kb (LM3S6900) 1 lub 2 interfejsy 10/100 Ethernet MAC / PHY 3 lub 4 układy czasowe, każdy konfigurowany jako jeden 32-bitowy lub dwa 16-bitowe z trybem PWM zegar czasu rzeczywistego (RTC) 32-bitowy Watchdog 13

(LM3S6400), 128/32 (LM3S6600), 128/64 kb (LM3S6700), 256/64 kb (LM3S6900) 1 lub 2 interfejsy 10/100 Ethernet MAC / PHY 3 lub 4 układy

14 Cortex M3 1 lub 2 synchroniczne interfejsy szeregowe (SSI) do realizacji interfejsów SPI, MICROWIRE lub TI interfejsy JTAG i Serial Wire dla debbugowania programowalne układy UART typu 16C komparatory analogowe kanałowy 10-bitowy przetwornik A/C do 6 wyjść PWM do sterowania mechanizmami do 2 enkoderów kwadraturowych (QEI) do sterowania ruchem do 2 interfejsów I2C do 46 portów I/O ogólnego zastosowania, zależnie od konfiguracji użytkownika 14

15 Cortex M3 precyzyjny skokowy stabilizator napięcia (LDO) zróżnicowane źródła zerowania mikrokontrolera: włączenie zasilania (POR), spadek napięcia zasilania (BOR), zerowanie programowe, układ Watchdog zróżnicowane tryby oszczędzania energii: dwa tryby uśpienia procesora, programowe wyłączanie poszczególnych układów peryferyjnych przemysłowy zakres temperatury pracy: C obudowy 100-LQFP, zgodne ze standardem RoHS 15

zróżnicowane tryby oszczędzania energii: dwa tryby uśpienia procesora, programowe wyłączanie

16 Rdzeń CortexM3 16

17 Mapa pamięci 17

18 Porównanie ARM 7 - CortexM3 18

19 Architektury ARM 7 - Cortex obszar I/O obszar I/O RAM DANYCH ADRES 2 DANE 2 RAM (PROGRAMU I DANYCH) CPU CPU ADRES DANE RAM PROGRAMU ADRES DANE von Neumanna Harvard 19

20 Porównanie ARM 7 - Cortex 20

21 Porównanie ARM 7 - Cortex 21

22 Porównanie ARM 7 - Cortex 22

Podobne dokumenty

Wykład 2. Mikrokontrolery z rdzeniami ARM

Wykład 2. Mikrokontrolery z rdzeniami ARM Źródło problemu 2 Wstęp Architektura ARM (Advanced RISC Machine, pierwotnie Acorn RISC Machine) jest 32-bitową architekturą (modelem programowym) procesorów typu RISC. Różne wersje procesorów ARM są szeroko