Ukªady Kombinacyjne - cz ± I

Save this PDF as:

Wielkość: px
Rozpocząć pokaz od strony:

Download "Ukªady Kombinacyjne - cz ± I"

Transkrypt

1 Ukªady Kombinacyjne - cz ± I Sebastian Kurczyk Piotr Krauze 13 kwietnia 2013 Streszczenie Celem niniejszego laboratorium jest zapoznanie studentów z metodami komputerowo wspomaganej syntezy ukªadów kombinatorycznych. Zaj cia opracowano w oparciu o ±rodowisko Xilinx ISE Design Suit W czasie zaj laboratoryjnych wykorzystana b dzie pªyta prototypowa Spartan 3A rmy Xilinx z ukªadem FPGA XC3S700A. 1 Wprowadzenie Wszystkie relizacje ukªadowe projektowane w ramach zaj laboratoryjnych przedmiotu Podstawy Techniki Cyfrowej b d tworzone w oparciu o ukªady logiki programowalnej FPGA (Field Programmable Gate Array). FGPA to rodzaj programowalnego ukªadu logicznego, który w przewa»aj cej cz ±ci skªada si z rozmieszczonych macierzowo bloków logicznych CLB. Poszczególne bloki CLB ª czone s ze sob za pomoc poziomych i pionowych linii traktów poª czeniowych oraz programowalnych matryc kluczy po- ª czeniowych. Ponadto w powy»szym ukªadzie zawarto bloki DCM sªu» ce do generacji sygnaªów zegarowych o wybranych parametrach (cz stotliwo±, wypeªnienie, przesuni cie fazowe), pozwalaj ce na projektowanie ukªadów o ró»nych niezsynchronizowanych domenach zegarowych. Ukªady blokowych i rozproszonych pami ci RAM wbudowane w ukªady FPGA mog sªu»y jako zintegrowana pami projektowanych implementowanych ukªadów synchronicznych (np. mikroprocesorów). Bloki wej±ciowo-wyj±ciowe IOB dziaªaj w ró»nych trybach pracy i wykorzystywane s do wyprowadzenia sygnaªów logicznych z wn trza FPGA w wybranych standardach poziomów logicznych (np. TTL, CMOS). Nowoczesne ukªady FPGA maj mo»liwo± przeprogramowania w locie, a cz ±ciowa rekonguracja ukªadu pozwala zaadaptowa jednostk obliczeniow zbudowan na bazie ukªadu FPGA w zale»no±ci od 1

2 specyki wykonywanych oblicze«numerycznych. Ukªady FPGA wykorzystywane s mi dzy innymi w lotnictwie i w wojsku w zadaniach cyfrowego przetwarzania sygnaªów. 2 rodowisko Edytor ISE uruchamiany jest za pomoc skrótu jak na rysunku 1. Rysunek 1: Uruchomienie edytora Xilinx ISE Design Suit 2.1 Tworzenie projektu W celu stworzenia nowego projektu nale»y klikn File -> New Project.., jak pokazano to na rysunku 2 Rysunek 2: Tworzenie nowego projektu Korzystaj c z Wizarda projektu nale»y wypeªni prawidªowo pola Name oraz Location. Jako Top-level source type nale»y wybra schematic. Konguracja prezentowana na rysunku 3. 2

3 Rysunek 3: Tworzenie nowego projektu Po przej±ciu do nast pnej strony konguracji za pomoc przycisku Next, nale»y okre±li cel (Evaluation Development Board ) dla jakiego przygotowywany jest projekt. Konguracja prezentowana na rysunku 4 3

4 Rysunek 4: Tworzenie nowego projektu Podsumowanie konguracji projektu prezentowane jest na rysunku 5. 4

5 Rysunek 5: Tworzenie nowego projektu 2.2 Tworzenie nowych ¹ródeª w projekcie W celu stworzenia nowego moduªu w projekcie nale»y wybra z menu Files -> New Source. (rysunek 6). 5

6 Rysunek 6: Dodawanie ¹ródªa do projektu Preferowany typ moduªu ¹ródªowego dla schematów to Schematic, natomiast dla symulacji to Verilog Test Fixture. (rysunek 7). 6

7 Rysunek 7: Dodawanie ¹ródªa do projektu 2.3 Przykªadowy projekt - bramka AND Dla potrzeb symulacji i implementacji nale»y do stworzonego pustego do tej pory projektu doda schemat pojedynczej bramki AND. (rysunek 8) W tym celu nale»y posªu»y si narz dziem Add Symbol i z biblioteki symboli wyszuka bramk AND2. Nast pnie do bramek nale»y doda wej±cia i wyj±cie narz dziem Add I/O Marker. (rysunek 9) 7

8 Rysunek 8: Add Symbol Rysunek 9: Add I/O Marker Domy±lne nazwy wej± i wyj± mo»na zmienia klikaj c dwukrotnie symbol we/wy na schemacie. (rysunek 10) 8

9 Rysunek 10: Zmiana nazwy we/wy ukªadu 3 Symulacja W celu przeprowadzenia symulacji nale»y doda plik testowy w drzewie projektu (rysunek 11), typu Verilog Test Fixture (rysunek 12) oraz powi zanego z testowanym schematem (rysunek 13). 9

10 Rysunek 11: Dodawanie pliku testowego do projektu 10

11 Rysunek 12: Okre±lenie typu pliku testowego Rysunek 13: Powi zanie pliku testowego ze schematem Plik testowy nale»y zmodykowa analogicznie do rysunku 14, a nast pnie uruchomi narz dzie symulacji przez dwukrotne klikni cie Simulate Behavioral Model w polu Design. 11

12 Rysunek 14: Plik testowy Po uko«czeniu poprawnej symulacji zostanie uruchomiony program ISim umo»liwiaj cy zapoznanie si z wynikami symulacji. (rysunek 15). Interfejs programu ISim jest intuicyjny. 12

13 Rysunek 15: program ISim 4 Implementacja W celu dokonania syntezy ukªadu, nale»y w pierwszej kolejno±ci doda plik ogranicze«implementacji (rysunek 16). Rysunek 16: Plik ogranicze«implementacji W tym pliku zdeniowane s logiczne wi zy pomi dzy schematem a - 13

14 zycznym ukªadem we/wy FPGA. Plik ten nale»y uzupeªni zgodnie z rysunkiem 17. Rysunek 17: Deniowanie pliku ogranicze«implementacji Po wypeªnieniu tego pliku mo»na uruchomi narz dzie syntezy ukªadu poprzez dwukrotne klikni cie Generate Programmin File (rysunek 18) Rysunek 18: Deniowanie pliku ogranicze«implementacji Wynikiem procesu syntezy jest plik.bit, który nale»y przesªa do ukªadu FPGA. W tym celu nale»y klikn dwukrotnie Manage Conguration Project 14

15 (impact). Spowoduje to uruchomienie programu impact umo»liwiaj cego przesªanie pliku do urz dzenia docelowego. Najwygodniej posªu»y si gotowym wizardem (rysunek 19) Rysunek 19: wizard programu impact Proces wgrywania pliku.bit do ukªadu zademonstrowany jest pogl dowo poni»ej i zostanie omówiony na zaj ciach. 15

16 Rysunek 20: wizard programu impact 16

17 Rysunek 21: wizard programu impact Rysunek 22: wizard programu impact 17

18 Rysunek 23: wizard programu impact 18

19 Rysunek 24: wizard programu impact 5 Zaj cia laboratoryjne Do zaj laboratoryjnych dopuszczeni s studenci zapisani na kurs Techniki Cyfrowej i którzy podpisali list BHP. Ocena z zaj laboratoryjnych wystawiana jest na podstawie pracy w trakcie zaj, udokumentowanej w protokole i kartkówki na wst pie. Zakres kartkówki obejmuje: Znajomo± tablic prawdy dla pojedynczych bramek logicznych, umiej tno± projektowania ukªadów kombinacyjnych dowoln metod (algebra Boole'a, siatki Karnaugh), prawa De Morgana, wiedza teoretyczna przedstawiona w niniejszej instrukcji. 19

Wygląd okna aplikacji Project Navigator.

Wygląd okna aplikacji Project Navigator. Laboratorium przedmiotu Podstawy Techniki Cyfrowej ćw.1: Układy kombinacyjne Wprowadzenie: Wszelkie realizacje układowe projektów w ramach laboratorium z przedmiotu Podstawy Techniki Cyfrowej będą tworzone

Bardziej szczegółowo

Bezpieczeństwo informacji oparte o kryptografię kwantową

Bezpieczeństwo informacji oparte o kryptografię kwantową WYŻSZA SZKOŁA BIZNESU W DĄBROWIE GÓRNICZEJ WYDZIAŁ ZARZĄDZANIA INFORMATYKI I NAUK SPOŁECZNYCH Instrukcja do laboratorium z przedmiotu: Bezpieczeństwo informacji oparte o kryptografię kwantową Instrukcja

Bardziej szczegółowo

Bezpieczeństwo informacji oparte o kryptografię kwantową

Bezpieczeństwo informacji oparte o kryptografię kwantową WYŻSZA SZKOŁA BIZNESU W DĄBROWIE GÓRNICZEJ WYDZIAŁ ZARZĄDZANIA INFORMATYKI I NAUK SPOŁECZNYCH Instrukcja do laboratorium z przedmiotu: Bezpieczeństwo informacji oparte o kryptografię kwantową Instrukcja

Bardziej szczegółowo

Projektowanie z użyciem bloków funkcjonalnych w układach programowalnych firmy Xilinx

Projektowanie z użyciem bloków funkcjonalnych w układach programowalnych firmy Xilinx Projektowanie z użyciem bloków funkcjonalnych w układach programowalnych firmy Xilinx CEL ĆWICZENIA Celem ćwiczenia jest utrwalenie wiedzy dotyczącej budowy, działania i własności programowalnych układów

Bardziej szczegółowo

LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2017

LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2017 LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2017 Prowadzący: mgr inż. Maciej Rudek email: maciej.rudek@pwr.edu.pl Pierwszy projekt w środowisku

Bardziej szczegółowo

Programowalne układy logiczne Wydziałowy Zakład Nanometrologii SEMESTR LETNI

Programowalne układy logiczne Wydziałowy Zakład Nanometrologii SEMESTR LETNI Programowalne układy logiczne Wydziałowy Zakład Nanometrologii SEMESTR LETNI Pierwszy projekt w środowisku ISE Design Suite Xilinx 1. Zapoznanie ze środowiskiem Xilinx ISE Design oraz językiem opisu sprzętu

Bardziej szczegółowo

Technika cyfrowa. Laboratorium nr 7. Liczniki synchroniczne. Mirosław Łazoryszczak. Temat:

Technika cyfrowa. Laboratorium nr 7. Liczniki synchroniczne. Mirosław Łazoryszczak. Temat: Mirosław Łazoryszczak Technika cyfrowa Laboratorium nr 7 Temat: Liczniki synchroniczne Katedra Architektury Komputerów i Telekomunikacji Zakład Systemów i Sieci Komputerowych SPIS TREŚCI 1. Wymagania...3

Bardziej szczegółowo

ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH APPLICATIONS OF FPGAS IN ENUMERATION ALGORITHMS

ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH APPLICATIONS OF FPGAS IN ENUMERATION ALGORITHMS inż. Michał HALEŃSKI Wojskowy Instytut Techniczny Uzbrojenia ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH Streszczenie: W artykule przedstawiono budowę oraz zasadę działania układów FPGA oraz

Bardziej szczegółowo

Język opisu sprzętu VHDL

Język opisu sprzętu VHDL Język opisu sprzętu VHDL dr inż. Adam Klimowicz Seminarium dydaktyczne Katedra Mediów Cyfrowych i Grafiki Komputerowej Informacje ogólne Język opisu sprzętu VHDL Przedmiot obieralny dla studentów studiów

Bardziej szczegółowo

System Informatyczny CELAB. Przygotowanie programu do pracy - Ewidencja Czasu Pracy

System Informatyczny CELAB. Przygotowanie programu do pracy - Ewidencja Czasu Pracy Instrukcja obsługi programu 2.11. Przygotowanie programu do pracy - ECP Architektura inter/intranetowa System Informatyczny CELAB Przygotowanie programu do pracy - Ewidencja Czasu Pracy Spis treści 1.

Bardziej szczegółowo

System Zarządzania Relacyjną Bazą Danych (SZRBD) Microsoft Access 2010

System Zarządzania Relacyjną Bazą Danych (SZRBD) Microsoft Access 2010 System Zarządzania Relacyjną Bazą Danych (SZRBD) Microsoft Access 2010 Instrukcja do zajęć laboratoryjnych Część 1. ĆWICZENIE 1 ZADANIE 1 Utworzyć bazę danych Osoby, składającą się z jednej tabeli o następującej

Bardziej szczegółowo

Programowalne Układy Cyfrowe Laboratorium

Programowalne Układy Cyfrowe Laboratorium Zdjęcie opracowanej na potrzeby prowadzenia laboratorium płytki przedstawiono na Rys.1. i oznaczono na nim najważniejsze elementy: 1) Zasilacz i programator. 2) Układ logiki programowalnej firmy XILINX

Bardziej szczegółowo

SINAMICS G120C STARTER. Tworzenie nowego projektu w trybie online.

SINAMICS G120C STARTER. Tworzenie nowego projektu w trybie online. SINAMICS G120C STARTER Tworzenie nowego projektu w trybie online. 1 Uruchomienie asystenta tworzenia projektu 1 2 3 page 2 W celu uruchomienia asystenta tworzenia nowego projektu nale y z menu (1) programu

Bardziej szczegółowo

Przyk ad konfiguracja MRP przy pomocy IO kontrolera Simatic S7-300 i switchy Scalance X

Przyk ad konfiguracja MRP przy pomocy IO kontrolera Simatic S7-300 i switchy Scalance X Przyk ad konfiguracja MRP przy pomocy IO kontrolera Simatic S7-300 i switchy Scalance X Konfiguracj MRP (Media Redundancy Protocol) mo na przeprowadzi r cznie, lub za pomoc kontrolera Simatic S7. (Np.

Bardziej szczegółowo

Mmfpga12. Instrukcja uruchomienia aplikacji testowych REV 1.0. Many ideas one solution

Mmfpga12. Instrukcja uruchomienia aplikacji testowych REV 1.0. Many ideas one solution Mmfpga12 Instrukcja uruchomienia aplikacji testowych REV 1.0 Evalu ation Board s for 51, AVR, ST, PIC microcontrollers Sta- rter Kits Embedded Web Serve rs Prototyping Boards Minimod- AVR, PIC, ST microcontrollers

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE ES1C420 300 Ćwiczenie Nr 1 SYSTEM CAD

Bardziej szczegółowo

LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2016

LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2016 LABORATORIUM UKŁADÓW PROGRAMOWALNYCH Wydziałowy Zakład Metrologii Mikro- i Nanostruktur SEMESTR LETNI 2016 Prowadzący: dr inż. Daniel Kopiec email: daniel.kopiec@pwr.edu.pl Pierwszy projekt w środowisku

Bardziej szczegółowo

Układy reprogramowalne i SoC Implementacja w układach FPGA

Układy reprogramowalne i SoC Implementacja w układach FPGA Układy reprogramowalne i SoC Implementacja w układach FPGA Prezentacja jest współfinansowana przez Unię Europejską w ramach Europejskiego Funduszu Społecznego w projekcie pt. Innowacyjna dydaktyka bez

Bardziej szczegółowo

Projektowanie z użyciem softprocesora picoblaze w układach programowalnych firmy Xilinx

Projektowanie z użyciem softprocesora picoblaze w układach programowalnych firmy Xilinx Projektowanie z użyciem softprocesora picoblaze w układach programowalnych firmy Xilinx CEL ĆWICZENIA Celem ćwiczenia jest utrwalenie wiedzy dotyczącej budowy, działania i własności programowalnych układów

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 1 (3h) Wprowadzenie do obsługi platformy projektowej Quartus II Instrukcja pomocnicza do laboratorium z przedmiotu

Bardziej szczegółowo

Lista zadań nr 5. Ścieżka projektowa Realizacja każdego z zadań odbywać się będzie zgodnie z poniższą ścieżką projektową (rys.

Lista zadań nr 5. Ścieżka projektowa Realizacja każdego z zadań odbywać się będzie zgodnie z poniższą ścieżką projektową (rys. Sterowanie procesami dyskretnymi laboratorium dr inż. Grzegorz Bazydło G.Bazydlo@iee.uz.zgora.pl, staff.uz.zgora.pl/gbazydlo Lista zadań nr 5 Zagadnienia stosowanie skończonych automatów stanów (ang. Finite

Bardziej szczegółowo

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch) DSCH2 to program do edycji i symulacji układów logicznych. DSCH2 jest wykorzystywany do sprawdzenia architektury układu logicznego przed rozpoczęciem projektowania fizycznego. DSCH2 zapewnia ergonomiczne

Bardziej szczegółowo

i, lub, nie Cegieªki buduj ce wspóªczesne procesory. Piotr Fulma«ski 5 kwietnia 2017

i, lub, nie Cegieªki buduj ce wspóªczesne procesory. Piotr Fulma«ski 5 kwietnia 2017 i, lub, nie Cegieªki buduj ce wspóªczesne procesory. Piotr Fulma«ski Uniwersytet Šódzki, Wydziaª Matematyki i Informatyki UŠ piotr@fulmanski.pl http://fulmanski.pl/zajecia/prezentacje/festiwalnauki2017/festiwal_wmii_2017_

Bardziej szczegółowo

Artur Cichowski Paweł Szczepankowski Wojciech Śleszyński TECHNIKA CYFROWA I MIKROPROCESOROWA LABORATORIUM

Artur Cichowski Paweł Szczepankowski Wojciech Śleszyński TECHNIKA CYFROWA I MIKROPROCESOROWA LABORATORIUM Artur Cichowski Paweł Szczepankowski Wojciech Śleszyński TECHNIKA CYFROWA I MIKROPROCESOROWA LABORATORIUM Gdańsk 2011 PRZEWODNICZ CY KOMITETU REDAKCYJNEGO WYDAWNICTWA POLITECHNIKI GDA SKIEJ Romuald Szymkiewicz

Bardziej szczegółowo

Laboratorium Układów Programowalnych System projektowy WebPack ISE 8.2i

Laboratorium Układów Programowalnych System projektowy WebPack ISE 8.2i PŁYTKA TESTOWA Do praktycznego testowania realizowanych projektów laboratoryjnych przeznaczona jest płytka testowa. Na płytce znajdują się dwa układy programowalne CPLD: UC1 XC9536 PC44, UC2 XC95108 PC84.

Bardziej szczegółowo

INFORMATOR TECHNICZNY WONDERWARE

INFORMATOR TECHNICZNY WONDERWARE Informator techniczny nr 124 3-05-2010 INFORMATOR TECHNICZNY WONDERWARE Konfiguracja logowania danych z oprogramowania wizualizacyjnego SIMATIC WinCC do serwera Wonderware Historian Do przygotowania komunikacji

Bardziej szczegółowo

ID1UAL1 Układy arytmetyczno-logiczne Arithmetic logic systems. Informatyka I stopień ogólnoakademicki stacjonarne

ID1UAL1 Układy arytmetyczno-logiczne Arithmetic logic systems. Informatyka I stopień ogólnoakademicki stacjonarne Załącznik nr do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. KARTA MODUŁU / KARTA PRZEDMIOTU Kod modułu Nazwa modułu Nazwa modułu w języku angielskim Obowiązuje od roku akademickiego 2012/2013

Bardziej szczegółowo

PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu.

PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu. DATA: Ćwiczenie nr 4 PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu.pl 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie

Bardziej szczegółowo

Biblioteka AutoCad V 5.0 Poradnik uŝytkownika

Biblioteka AutoCad V 5.0 Poradnik uŝytkownika Biblioteka AutoCad V 5.0 Poradnik uŝytkownika . Wstęp Biblioteka AutoCad jest narzędziem przeznaczonym do specyfikowania aparatury niskiego i średniego napięcia w oparciu o sparametryzowany katalog produktów.

Bardziej szczegółowo

1. Synteza układów opisanych w języku VHDL Xilinx ISE Design Suite 10.1 VHDL 2. Obsługa przetwornika CA Project Add source...

1. Synteza układów opisanych w języku VHDL Xilinx ISE Design Suite 10.1 VHDL 2. Obsługa przetwornika CA Project Add source... 1. Synteza układów opisanych w języku VHDL Celem ćwiczenia jest szybkie zaznajomienie się ze środowiskiem projektowym Xilinx ISE Design Suite 10.1 oraz językiem opisu sprzętu VHDL, także przetwornikiem

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 1 (3h) Wprowadzenie do systemu Quartus II

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 1 (3h) Wprowadzenie do systemu Quartus II Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 1 (3h) Wprowadzenie do systemu Quartus II Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów cyfrowych

Bardziej szczegółowo

x x

x x DODTEK II - Inne sposoby realizacji funkcji logicznych W kolejnych podpunktach zaprezentowano sposoby realizacji przykładowej funkcji (tej samej co w instrukcji do ćwiczenia "Synteza układów kombinacyjnych")

Bardziej szczegółowo

I. Zakładanie nowego konta użytkownika.

I. Zakładanie nowego konta użytkownika. I. Zakładanie nowego konta użytkownika. 1. Należy wybrać przycisk załóż konto na stronie głównej. 2. Następnie wypełnić wszystkie pola formularza rejestracyjnego oraz zaznaczyć akceptację regulaminu w

Bardziej szczegółowo

Krótkie wprowadzenie do ModelSim i Quartus2

Krótkie wprowadzenie do ModelSim i Quartus2 Krótkie wprowadzenie do ModelSim i Quartus2 wersja 04.2011 1 Plan Oprogramowanie Pliki źródłowe Scenariusze użycia 2 Programy Programy w wersji darmowej do pobrania ze strony www.altera.com ModelSim-Altera

Bardziej szczegółowo

OPIS PRZEDMIOTU ZAMÓWIENIA:

OPIS PRZEDMIOTU ZAMÓWIENIA: Szkolenia są realizowane w ramach projektów współfinansowanych ze środków Unii Europejskiej w ramach Europejskiego Funduszu Społecznego. Program Operacyjny Kapitał Ludzki 2007-2013 Załącznik nr 1 Do SIWZ

Bardziej szczegółowo

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0 Synteza liczników synchronicznych Załóżmy, że chcemy zaprojektować licznik synchroniczny o następującej sekwencji: 0 1 2 3 6 5 4 [0 sekwencja jest powtarzana] Ponieważ licznik ma 7 stanów, więc do ich

Bardziej szczegółowo

Projektowanie układów FPGA. Żródło*6+.

Projektowanie układów FPGA. Żródło*6+. Projektowanie układów FPGA Żródło*6+. Programowalne układy logiczne W elektronice cyfrowej funkcjonują dwa trendy rozwoju: Specjalizowane układy scalone ASIC (ang. Application Specific Integrated Circuits)

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA Instrukcja pomocnicza do laboratorium z przedmiotu Programowalne Struktury

Bardziej szczegółowo

1.Wstęp. 2.Generowanie systemu w EDK

1.Wstęp. 2.Generowanie systemu w EDK 1.Wstęp Celem niniejszego ćwiczenia jest zapoznanie z możliwościami debuggowania kodu na platformie MicroBlaze oraz zapoznanie ze środowiskiem wspomagającym prace programisty Xilinx Platform SDK (Eclipse).

Bardziej szczegółowo

Opis modułu kształcenia Projektowanie systemów pomiarowo-kontrolnych

Opis modułu kształcenia Projektowanie systemów pomiarowo-kontrolnych Opis modułu kształcenia Projektowanie systemów pomiarowokontrolnych Nazwa podyplomowych Nazwa obszaru kształcenia, w zakresie którego są prowadzone studia podyplomowe Nazwa kierunku, z którym jest związany

Bardziej szczegółowo

Instrukcja zapisu do grup

Instrukcja zapisu do grup POLITECHNIKA WROCŁAWSKA Instrukcja zapisu do grup Zapisy ogólnouczelniane, semestr Zimowy 2011/2012 Zespół JSOS 2011-09-20 Od semestru zimowego 2010/2011 zapisy na kursy ogólnouczelniane odbywają się przez

Bardziej szczegółowo

Pierwsze kroki z FPGA (2)

Pierwsze kroki z FPGA (2) Pierwsze kroki z FPGA (2) Szkoła MAXimatora pierwszy projekt z edytorem schematów Projekt w FPGA 0000 D[3..0] Zerowanie (RES) LD Zmiana kierunku zliczania góra/dół U/DN Sygnał taktujący 10MHz CLK TTL74169

Bardziej szczegółowo

Aplikacje internetowe i rozproszone - laboratorium

Aplikacje internetowe i rozproszone - laboratorium Aplikacje internetowe i rozproszone - laboratorium Web Services (część 3). Do wykonania ćwiczeń potrzebne jest zintegrowane środowisko programistyczne Microsoft Visual Studio 2005. Visual Studio 2005 jest

Bardziej szczegółowo

Ochrona własności intelektualnej projektów w układach FPGA poprzez szyfrowanie danych konfiguracyjnych

Ochrona własności intelektualnej projektów w układach FPGA poprzez szyfrowanie danych konfiguracyjnych Ochrona własności intelektualnej projektów w układach FPGA poprzez szyfrowanie danych konfiguracyjnych (Na przykładzie projektowania układów sterujacych) Grzegorz Łabiak i Marek Węgrzyn Instytut Informatyki

Bardziej szczegółowo

DrawCut Label Studio

DrawCut Label Studio Przewodnik po programie DrawCut Label Studio Dla plotera tnącego Secabo LC30 WWW.E-LOGOSMEDIA.PL WWW.SECABO.PL 1 Gratulujemy Państwu zakupu plotera tnącego marki Secabo LC30. Mając świadomość, że praca

Bardziej szczegółowo

Laboratorium. Szyfrowanie algorytmami Vernam a oraz Vigenere a z wykorzystaniem systemu zaimplementowanego w układzie

Laboratorium. Szyfrowanie algorytmami Vernam a oraz Vigenere a z wykorzystaniem systemu zaimplementowanego w układzie Laboratorium Szyfrowanie algorytmami Vernam a oraz Vigenere a z wykorzystaniem systemu zaimplementowanego w układzie programowalnym FPGA. 1. Zasada działania algorytmów Algorytm Vernam a wykorzystuje funkcję

Bardziej szczegółowo

Wdrożenie modułu płatności eservice dla systemu Virtuemart 2.0.x

Wdrożenie modułu płatności eservice dla systemu Virtuemart 2.0.x Wdrożenie modułu płatności eservice dla systemu Virtuemart 2.0.x Wersja 02 Styczeń 2016 Centrum Elektronicznych Usług Płatniczych eservice Sp. z o.o. Spis treści 1. Wstęp... 3 1.1. Przeznaczenie dokumentu...

Bardziej szczegółowo

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia Zapoznanie się z techniką połączenia za pośrednictwem interfejsu. Zbudowanie

Bardziej szczegółowo

IZ1UAL1 Układy arytmetyczno-logiczne Arithmetic logic systems. Informatyka I stopień ogólnoakademicki niestacjonarne

IZ1UAL1 Układy arytmetyczno-logiczne Arithmetic logic systems. Informatyka I stopień ogólnoakademicki niestacjonarne KARTA MODUŁU / KARTA PRZEDMIOTU Załącznik nr 7 do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. Kod modułu Nazwa modułu Nazwa modułu w języku angielskim Obowiązuje od roku akademickiego 2012/2013

Bardziej szczegółowo

1. ISE WebPack i VHDL Xilinx ISE Design Suite 10.1 VHDL Tworzenie projektu Project Navigator Xilinx ISE Design Suite 10.1 File

1. ISE WebPack i VHDL Xilinx ISE Design Suite 10.1 VHDL Tworzenie projektu Project Navigator Xilinx ISE Design Suite 10.1 File 1. ISE WebPack i VHDL Celem ćwiczenia jest szybkie zaznajomienie się ze środowiskiem projektowym Xilinx ISE Design Suite 10.1 oraz językiem opisu sprzętu VHDL. Tworzenie projektu Uruchom program Project

Bardziej szczegółowo

Laboratorium przedmiotu Technika Cyfrowa

Laboratorium przedmiotu Technika Cyfrowa Laboratorium przedmiotu Technika Cyfrowa ćw.3 i 4: Asynchroniczne i synchroniczne automaty sekwencyjne 1. Implementacja asynchronicznych i synchronicznych maszyn stanu w języku VERILOG: Maszyny stanu w

Bardziej szczegółowo

INFORMATOR TECHNICZNY WONDERWARE

INFORMATOR TECHNICZNY WONDERWARE Informator techniczny nr 103 4-06-2008 INFORMATOR TECHNICZNY WONDERWARE Konfiguracja komunikacji sieciowej programu Microsoft Excel z serwerem Wonderware Historian Program Microsoft Excel jest bardo często

Bardziej szczegółowo

Projektowanie układów na schemacie

Projektowanie układów na schemacie Projektowanie układów na schemacie Przedstawione poniżej wskazówki mogą być pomocne przy projektowaniu układach na poziomie schematu. Stałe wartości logiczne Aby podłączyć wejście do stałej wartości logicznych

Bardziej szczegółowo

BCS Manager Instrukcja Obsługi

BCS Manager Instrukcja Obsługi BCS Manager Instrukcja Obsługi Witaj! Dziękujemy, ze wybrałeś oprogramowanie BCS Manager! Niniejsza instrukcja obsługi jest narzędziem odniesienia dla działania systemu. W tej instrukcji znajdziesz opis

Bardziej szczegółowo

Projekt procesora NIOSII w strukturze programowalnego układu logicznego CYCLONEII EP2C35F672C6 podłączenie i obsługa wyświetlacza LCD.

Projekt procesora NIOSII w strukturze programowalnego układu logicznego CYCLONEII EP2C35F672C6 podłączenie i obsługa wyświetlacza LCD. LAB. 2 Projekt procesora NIOSII w strukturze programowalnego układu logicznego CYCLONEII EP2C35F672C6 podłączenie i obsługa wyświetlacza LCD. Laboratorium Mikroprocesorowych Układów Sterowania instrukcja

Bardziej szczegółowo

Cyfrowe Przetwarzanie Obrazów i Sygnałów

Cyfrowe Przetwarzanie Obrazów i Sygnałów Cyfrowe Przetwarzanie Obrazów i Sygnałów Laboratorium EX0 Wprowadzenie Joanna Ratajczak, Wrocław, 2018 1 Cel i zakres ćwiczenia Celem ćwiczenia jest zapoznanie się ze środowiskiem Matlab/Simulink wraz

Bardziej szczegółowo

LABORATORIUM ELEKTRONIKA Projektowanie koderów, transkoderów i dekoderów w języku VHDL

LABORATORIUM ELEKTRONIKA Projektowanie koderów, transkoderów i dekoderów w języku VHDL LABORATORIUM ELEKTRONIKA Projektowanie koderów, transkoderów i dekoderów w języku VHDL 1. Cel ćwiczenia W ćwiczeniu student projektuje i implementuje w strukturze układu FPGA (Field Programmable Gate Array)

Bardziej szczegółowo

MentorGraphics ModelSim

MentorGraphics ModelSim MentorGraphics ModelSim 1. Konfiguracja programu Wszelkie zmiany parametrów systemu symulacji dokonywane są w menu Tools -> Edit Preferences... Wyniki ustawień należy zapisać w skrypcie startowym systemu

Bardziej szczegółowo

Specyfikacja techniczna banerów Flash

Specyfikacja techniczna banerów Flash Specyfikacja techniczna banerów Flash Po stworzeniu własnego banera reklamowego należy dodać kilka elementów umożliwiających integrację z systemem wyświetlającym i śledzącym reklamy na stronie www. Specyfikacje

Bardziej szczegółowo

Instrukcja pod czenia komputera z systemem Microsoft Windows XP do sieci PWSZ-FREE-WIFI

Instrukcja pod czenia komputera z systemem Microsoft Windows XP do sieci PWSZ-FREE-WIFI Instrukcja pod czenia komputera z systemem Microsoft Windows XP do sieci PWSZ-FREE-WIFI I. REJESTRACJA 1. W pierwszej kolejno ci nale y sprawdzi, czy punkt dost powy PWSZ-FREE-WIFI-REJESTRACJA jest dost

Bardziej szczegółowo

Opis obsługi systemu Ognivo2 w aplikacji Komornik SQL-VAT

Opis obsługi systemu Ognivo2 w aplikacji Komornik SQL-VAT Opis obsługi systemu Ognivo2 w aplikacji Komornik SQL-VAT Spis treści Instrukcja użytkownika systemu Ognivo2... 3 Opis... 3 Konfiguracja programu... 4 Rejestracja bibliotek narzędziowych... 4 Konfiguracja

Bardziej szczegółowo

INFORMATOR TECHNICZNY WONDERWARE

INFORMATOR TECHNICZNY WONDERWARE Informator techniczny nr 95 04-06-2007 INFORMATOR TECHNICZNY WONDERWARE Synchronizacja czasu systemowego na zdalnych komputerach względem czasu systemowego na komputerze z serwerem Wonderware Historian

Bardziej szczegółowo

System zarządzania bazą danych (SZBD) Proces przechodzenia od świata rzeczywistego do jego informacyjnej reprezentacji w komputerze nazywać będziemy

System zarządzania bazą danych (SZBD) Proces przechodzenia od świata rzeczywistego do jego informacyjnej reprezentacji w komputerze nazywać będziemy System zarządzania bazą danych (SZBD) Proces przechodzenia od świata rzeczywistego do jego informacyjnej reprezentacji w komputerze nazywać będziemy modelowaniem, a pewien dobrze zdefiniowany sposób jego

Bardziej szczegółowo

Projektowanie z użyciem procesora programowego Nios II

Projektowanie z użyciem procesora programowego Nios II Projektowanie z użyciem procesora programowego Nios II WSTĘP Celem ćwiczenia jest nauczenie projektowania układów cyfrowych z użyciem wbudowanych procesorów programowych typu Nios II dla układów FPGA firmy

Bardziej szczegółowo

Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych

Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych. WSTĘP Celem ćwiczenia jest zapoznanie się z podstawowymi sposobami projektowania układów cyfrowych o zadanej funkcji logicznej, na przykładzie budowy

Bardziej szczegółowo

wiczenia Kolejno kliknij na górn powierzchnie bry y a nast pnie na rodek lewego dolnego otworu.

wiczenia Kolejno kliknij na górn powierzchnie bry y a nast pnie na rodek lewego dolnego otworu. Akademia Górniczo-Hutnicza Kierunek/specjalno, Katedra Systemów Wytwarzania Imi Nazwisko(Drukowanymi) Data odrobienia wiczenia Ocena Data, podpis 4 Laboratorium ZSP rodowisko do komputerowego wspomagania

Bardziej szczegółowo

Microsoft Management Console

Microsoft Management Console Microsoft Management Console Konsola zarządzania jest narzędziem pozwalającym w prosty sposób konfigurować i kontrolować pracę praktycznie wszystkich mechanizmów i usług dostępnych w sieci Microsoft. Co

Bardziej szczegółowo

Komunikacja w sieci Industrial Ethernet z wykorzystaniem Protokołu S7 oraz funkcji PUT/GET

Komunikacja w sieci Industrial Ethernet z wykorzystaniem Protokołu S7 oraz funkcji PUT/GET PoniŜszy dokument zawiera opis konfiguracji programu STEP7 dla sterowników SIMATIC S7 300/S7 400, w celu stworzenia komunikacji między dwoma stacjami S7 300 za pomocą sieci Industrial Ethernet, protokołu

Bardziej szczegółowo

Lekcja 6 Programowanie - Zaawansowane

Lekcja 6 Programowanie - Zaawansowane Lekcja 6 Programowanie - Zaawansowane Akademia im. Jana Dªugosza w Cz stochowie Wst p Wiemy ju»: co to jest program i programowanie, jak wygl da programowanie, jak tworzy programy za pomoc Baltiego. Na

Bardziej szczegółowo

Zarządzanie Zasobami by CTI. Instrukcja

Zarządzanie Zasobami by CTI. Instrukcja Zarządzanie Zasobami by CTI Instrukcja Spis treści 1. Opis programu... 3 2. Konfiguracja... 4 3. Okno główne programu... 5 3.1. Narzędzia do zarządzania zasobami... 5 3.2. Oś czasu... 7 3.3. Wykres Gantta...

Bardziej szczegółowo

Statyczne badanie przerzutników - ćwiczenie 2

Statyczne badanie przerzutników - ćwiczenie 2 Statyczne badanie przerzutników - ćwiczenie 2. Cel wiczenia Zapoznanie si z podstawowymi strukturami przerzutników w wersji TTL realizowanymi przy wykorzystaniu bramek logicznych NAND oraz NOR. 2. Wykaz

Bardziej szczegółowo

Informatyka I : Tworzenie projektu

Informatyka I : Tworzenie projektu Tworzenie nowego projektu w programie Microsoft Visual Studio 2013 Instrukcja opisuje w jaki sposób stworzyć projekt wykorzystujący bibliotekę winbgi2 w programie Microsoft Visual Studio 2013. 1. Otwórz

Bardziej szczegółowo

epuap Ogólna instrukcja organizacyjna kroków dla realizacji integracji

epuap Ogólna instrukcja organizacyjna kroków dla realizacji integracji epuap Ogólna instrukcja organizacyjna kroków dla realizacji integracji Projekt współfinansowany ze środków Europejskiego Funduszu Rozwoju Regionalnego w ramach Programu Operacyjnego Innowacyjna Gospodarka

Bardziej szczegółowo

Architektura komputerów Wykład 2

Architektura komputerów Wykład 2 Architektura komputerów Wykład 2 Jan Kazimirski 1 Elementy techniki cyfrowej 2 Plan wykładu Algebra Boole'a Podstawowe układy cyfrowe bramki Układy kombinacyjne Układy sekwencyjne 3 Algebra Boole'a Stosowana

Bardziej szczegółowo

Konfiguracja współpracy urządzeń mobilnych (bonowników).

Konfiguracja współpracy urządzeń mobilnych (bonowników). Konfiguracja współpracy urządzeń mobilnych (bonowników). Konfiguracja dzieli się na 3 kroki. 1. Konfiguracja i uruchomienie serwera ftp. 2. Konfiguracja Bistro. 3. Konfiguracja aplikacji mobilnej BistroMo.

Bardziej szczegółowo

git krótki przewodnik

git krótki przewodnik git krótki przewodnik Spis treści Podstawy pracy z systemem git (pojęcia)... 2 Instalacja klienta git Atlassian SourceTree... 2 Konfiguracja Atlassian SourceTree do współpracy z bitbucket.org... 3 Tworzenie

Bardziej szczegółowo

Rok akademicki: 2013/2014 Kod: JIS s Punkty ECTS: 5. Poziom studiów: Studia I stopnia Forma i tryb studiów: -

Rok akademicki: 2013/2014 Kod: JIS s Punkty ECTS: 5. Poziom studiów: Studia I stopnia Forma i tryb studiów: - Nazwa modułu: Języki opisu sprzętu Rok akademicki: 2013/2014 Kod: JIS-1-015-s Punkty ECTS: 5 Wydział: Fizyki i Informatyki Stosowanej Kierunek: Informatyka Stosowana Specjalność: - Poziom studiów: Studia

Bardziej szczegółowo

Zaznaczając checkbox zapamiętaj program zapamięta twoje dane logowania. Wybierz cmentarz z dostępnych na rozwijalnej liście.

Zaznaczając checkbox zapamiętaj program zapamięta twoje dane logowania. Wybierz cmentarz z dostępnych na rozwijalnej liście. 1. Uruchomienie programu. 1.1. Odszukaj na pulpicie ikonę programu i uruchom program klikają dwukrotnie na ikonę. 1.2. Zaloguj się do programu korzystając ze swego loginu i hasła Zaznaczając checkbox zapamiętaj

Bardziej szczegółowo

Ćwiczenie 1 Program Electronics Workbench

Ćwiczenie 1 Program Electronics Workbench Systemy teleinformatyczne Ćwiczenie Program Electronics Workbench Symulacja układów logicznych Program Electronics Workbench służy do symulacji działania prostych i bardziej złożonych układów elektrycznych

Bardziej szczegółowo

Część 2. Funkcje logiczne układy kombinacyjne

Część 2. Funkcje logiczne układy kombinacyjne Część 2 Funkcje logiczne układy kombinacyjne Zapis funkcji logicznych układ funkcjonalnie pełny Arytmetyka Bool a najważniejsze aksjomaty i tożsamości Minimalizacja funkcji logicznych Układy kombinacyjne

Bardziej szczegółowo

AKADEMIA MORSKA W SZCZECINIE WI-ET / IIT / ZTT. Instrukcja do zajęc laboratoryjnych nr 3 AUTOMATYZACJA I ROBOTYZACJA PROCESÓW PRODUKCYJNYCH

AKADEMIA MORSKA W SZCZECINIE WI-ET / IIT / ZTT. Instrukcja do zajęc laboratoryjnych nr 3 AUTOMATYZACJA I ROBOTYZACJA PROCESÓW PRODUKCYJNYCH AKADEMIA MORSKA W SZCZECINIE WI-ET / IIT / ZTT Instrukcja do zajęc laboratoryjnych nr 3 AUTOMATYZACJA I ROBOTYZACJA PROCESÓW PRODUKCYJNYCH II rok Kierunek Logistyka Temat: Minimalizacja funkcji logicznych.

Bardziej szczegółowo

Programowalne Układy Logiczne. Wykład I dr inż. Paweł Russek

Programowalne Układy Logiczne. Wykład I dr inż. Paweł Russek Programowalne Układy Logiczne Wykład I dr inż. Paweł Russek Literatura www.actel.com www.altera.com www.xilinx.com www.latticesemi.com Field Programmable Gate Arrays J.V. Oldfield, R.C. Dorf Field Programable

Bardziej szczegółowo

Ćwiczenie 6.5. Otwory i śruby. Skrzynia V

Ćwiczenie 6.5. Otwory i śruby. Skrzynia V Ćwiczenie 6.5. Otwory i śruby. Skrzynia V W tym ćwiczeniu wykonamy otwory w wieku i w pudle skrzyni, w które będą wstawione śruby mocujące zawiasy do skrzyni. Następnie wstawimy osiem śrub i spróbujemy

Bardziej szczegółowo

SZABLONY KOMUNIKATÓW SPIS TREŚCI

SZABLONY KOMUNIKATÓW SPIS TREŚCI SZABLONY KOMUNIKATÓW SPIS TREŚCI Zarządzanie zawartością stron... 2 Dodawanie komunikatu... 3 Lista komunikatów... 6 Lista komunikatów na stronie głównej... 9 ZARZĄDZANIE ZAWARTOŚCIĄ STRON Istnieją dwa

Bardziej szczegółowo

SYSTEMY DEDYKOWANE W UKŁADACH PROGRAMOWALNYCH

SYSTEMY DEDYKOWANE W UKŁADACH PROGRAMOWALNYCH Akademia Górniczo Hutnicza im. Stanisława Staszica w Krakowie Wydział IEiT Katedra Elektroniki SYSTEMY DEDYKOWANE W UKŁADACH PROGRAMOWALNYCH Ćwiczenie 2 Współpraca Zynq Processing System z peryferiami

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020 Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TEHNIKA YFOWA 2 T1300 020 Ćwiczenie Nr 6 EALIZAJA FUNKJI EJETOWYH W TUKTUAH

Bardziej szczegółowo

Ćwiczenie nr 7. Instalacja siłowa gniazd trójfazowych natynkowa kabelkowa.

Ćwiczenie nr 7. Instalacja siłowa gniazd trójfazowych natynkowa kabelkowa. Temat : Ćwiczenie nr 7 Instalacja siłowa gniazd trójfazowych natynkowa kabelkowa. Wiadomości do powtórzenia: (podręcznik H. Markiewicz Instalacje elektryczne, rozdział 7.4. sterowanie odbiorników) 1. Schemat

Bardziej szczegółowo

Mateusz Rzeszutek. 19 kwiecie«2012. Sie VLAN nie zmienia nic w kwestii domen kolizyjnych. przynale»no± w oparciu o numer portu

Mateusz Rzeszutek. 19 kwiecie«2012. Sie VLAN nie zmienia nic w kwestii domen kolizyjnych. przynale»no± w oparciu o numer portu Sieci: lab3 Mateusz Rzeszutek 19 kwiecie«2012 1 Poj cie sieci wirtualnej Sie VLAN jest logiczn grup urz dze«sieciowych wydzielon w ramach innej, wi kszej sieci zycznej. Urz dzenia w sieci VLAN mog komunikowa

Bardziej szczegółowo

Współczesne techniki informacyjne

Współczesne techniki informacyjne Współczesne techniki informacyjne są multimedialne, można oczekiwać, że po cywilizacji pisma (i druku) nastąpi etap cywilizacji obrazowej czyli coraz większa jest potrzeba gromadzenia i przysyłania wielkiej

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów

Bardziej szczegółowo

Poniższy przykład przedstawia prosty sposób konfiguracji komunikacji między jednostkami centralnymi LOGO! w wersji 8 w sieci Ethernet.

Poniższy przykład przedstawia prosty sposób konfiguracji komunikacji między jednostkami centralnymi LOGO! w wersji 8 w sieci Ethernet. Poniższy przykład przedstawia prosty sposób konfiguracji komunikacji między jednostkami centralnymi LOGO! w wersji 8 w sieci Ethernet. Przygotowanie urządzeń W prezentowanym przykładzie adresy IP sterowników

Bardziej szczegółowo

JMMS Instrukcja użytkowania kont Autor oraz Recenzent

JMMS Instrukcja użytkowania kont Autor oraz Recenzent JMMS Instrukcja użytkowania kont Autor oraz Recenzent JavaTech Team 3 lipca 2009 Spis treści 1 Informacje ogólne 3 2 Autor i Recenzent 4 2.1 Logowanie i przypomnienie hasła.......................... 4

Bardziej szczegółowo

Instrukcja pod czenia komputera z systemem Microsoft Windows Vista/7 do sieci PWSZ-FREE-WIFI

Instrukcja pod czenia komputera z systemem Microsoft Windows Vista/7 do sieci PWSZ-FREE-WIFI Instrukcja pod czenia komputera z systemem Microsoft Windows Vista/7 do sieci PWSZ-FREE-WIFI I. REJESTRACJA 1. W pierwszej kolejno ci nale y sprawdzi, czy punkt dost powy PWSZ-FREE-WIFI-REJESTRACJA jest

Bardziej szczegółowo

POLITECHNIKA WROCŠAWSKA WYDZIAŠ ELEKTRONIKI PRACA DYPLOMOWA MAGISTERSKA

POLITECHNIKA WROCŠAWSKA WYDZIAŠ ELEKTRONIKI PRACA DYPLOMOWA MAGISTERSKA POLITECHNIKA WROCŠAWSKA WYDZIAŠ ELEKTRONIKI Kierunek: Specjalno± : Automatyka i Robotyka (AIR) Robotyka (ARR) PRACA DYPLOMOWA MAGISTERSKA Podatny manipulator planarny - budowa i sterowanie Vulnerable planar

Bardziej szczegółowo

OptiMore Importer Rejestru VAT. Instrukcja obsługi programu

OptiMore Importer Rejestru VAT. Instrukcja obsługi programu OptiMore Importer Rejestru VAT Instrukcja obsługi programu Wstęp Program OptiMore Importer Rejestru VAT jest przeznaczony do importowania wpisów do rejestru VAT na podstawie danych zawartych w pliku źródłowym.

Bardziej szczegółowo

1. ZAKŁADANIE FIRMY Nowa Nowa Firma Następny.

1. ZAKŁADANIE FIRMY Nowa Nowa Firma Następny. 1. ZAKŁADANIE FIRMY Zakładając nową firmę należy wprowadzić informacje, które będą wykorzystywane w trakcie pracy. Na ich podstawie program zaproponuje m.in. odpowiedni plan kont, układ bilansu oraz rachunku

Bardziej szczegółowo

Lekcja 3 Banki i nowe przedmioty

Lekcja 3 Banki i nowe przedmioty Lekcja 3 Banki i nowe przedmioty Akademia im. Jana Dªugosza w Cz stochowie Banki przedmiotów Co ju» wiemy? co to s banki przedmiotów w Baltie potramy korzysta z banków przedmiotów mo»emy tworzy nowe przedmioty

Bardziej szczegółowo

http://www.microsoft.com/poland/technet/article/art0087_01.mspx

http://www.microsoft.com/poland/technet/article/art0087_01.mspx Strona 1 z 5 Kliknij tutaj, aby zainstalować program Silverlight Polska Zmień Wszystkie witryny firmy Microsoft Szukaj w witrynach Microsoft.com Prześlij zapytanie Strona główna TechNet Produkty i technologie

Bardziej szczegółowo

Programowanie Komputerów 3FZ

Programowanie Komputerów 3FZ 1 Programowanie Komputerów 3FZ materiały pomocnicze do laboratorium 2 Spis treści ZAJĘCIA 1. ZAPOZNANIE SIĘ ZE ŚRODOWISKIEM PRACY I REALIZACJA PROSTYCH FUNKCJI W JĘZYKU C++.... 3 1. ZAPOZNANIE SIĘ ZE ŚRODOWISKIEM

Bardziej szczegółowo

Edyta Juszczyk. Akademia im. Jana Dªugosza w Cz stochowie. Lekcja 1Wst p

Edyta Juszczyk. Akademia im. Jana Dªugosza w Cz stochowie. Lekcja 1Wst p Lekcja 1 Wst p Akademia im. Jana Dªugosza w Cz stochowie Baltie Baltie Baltie jest narz dziem, które sªu»y do nauki programowania dla dzieci od najmªodszych lat. Zostaª stworzony przez Bohumira Soukupa

Bardziej szczegółowo