FPGA IMPLEMENTATION OF FAST FOURIER TRANSFORM ALGORITHM IMPLEMENTACJA ALGORYTMU SZYBKIEJ TRANSFORMATY FOURIERA W UKŁADZIE PROGRAMOWALNYM FPGA

Save this PDF as:

Wielkość: px
Rozpocząć pokaz od strony:

Download "FPGA IMPLEMENTATION OF FAST FOURIER TRANSFORM ALGORITHM IMPLEMENTACJA ALGORYTMU SZYBKIEJ TRANSFORMATY FOURIERA W UKŁADZIE PROGRAMOWALNYM FPGA"

Transkrypt

1 Inż. Arkadiusz Pantoł IV rok Koło Naukowe Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy FPGA IMPLEMENTATION OF FAST FOURIER TRANSFORM ALGORITHM IMPLEMENTACJA ALGORYTMU SZYBKIEJ TRANSFORMATY FOURIERA W UKŁADZIE PROGRAMOWALNYM FPGA Keywords: FPGA, DSP, FFT, Xilinx, zynq, digital electronics Słowa kluczowe: FPGA, DSP, FFT, Xilinx, zynq, elektronika cyfrowa A b s t r a c t The most efficient way to create an FFT processor is to implement it in programmable structure, because FPGA s can execute multiple operations in one clock cycle everything depends on implementation method. This article describes method of implementation of the most important digital signal processing algorithm Fast Fourier Transform in Zynq SoC device.. Wstęp.. Szybka transformata Fouriera Transformata Fouriera umożliwia dekompozycję badanego sygnału okresowego ciągłego na N sygnałów sinusoidalnych (lub kosinusoidalnych) o różnych amplitudach oraz częstotliwościach. Przyporządkowując częstotliwościom konkretne amplitudy w układzie współrzędnych amplituda częstotliwość uzyskuje się reprezentację sygnału okresowego w dziedzinie częstotliwości. Transformata Fouriera dla sygnałów ciągłych okresowych dana jest wzorem: Niestety niemożliwe jest zaimplementowanie powyższej formuły w układzie cyfrowym. Powyższe wyrażenie realizuje transformatę Fouriera od minus do plus nieskończoności. Rozmiary pamięci RAM (służące do przechowywania próbek sygnału badanego) są wartościami skończonymi, co oznacza że pamięci te mogą przechowywać maksymalnie N próbek sygnału. Dlatego też klasyczna transformata Fouriera nie może zostać wykorzystana do analizy sygnałów cyfrowych. Rozwiązaniem tego problemu jest dyskretna transformata Fouriera - DFT, w której definiowany jest rozmiar transformaty. Poniżej przedstawiono formułę wyrażającą rezultat transformaty dyskretnej:

2 Gdzie. DFT najczęściej realizowane jest w postaci skończonej pętli po N próbkach sygnału, w której realizowane są operacje mnożenia oraz sumowania liczb zespolonych. Niestety taki sposób realizacji wiąże się z długim czasem wykonywania operacji DFT. Szybszą odmianą DFT jest szybka transformata Fouriera (FFT Fast Fourier Transform). Algorytm ten dzieli dużą transformatę na wiele mniejszych transformat, przez co wzór nie jest realizowany wprost. W pierwszym etapie FFT, N punktowy sygnał w dziedzinie czasu przetwarzany jest na N pojedynczych punktów w dziedzinie częstotliwości. Realizowane jest to przy pomocy inwersji bitowej, która zamienia kolejność bitów poszczególnych próbek. Aby z tych pojedynczych próbek uzyskać ciągłe widmo częstotliwościowe należy powtórzyć ten proces, cofając się krok po kroku. W drugą stronę niestety niemożliwe jest zastosowanie inwersji bitowej. W tym celu wykorzystuje się tzw. struktury motylkowe... Informacje dotyczące użytego układu scalonego Do realizacji założeń projektowych wykorzystano płytę prototypową, firmy Digilent z układem Zynq Poniżej podano podstawowe parametry użytego układu scalonego: dwa rdzenie 3 bitowe, typu ARM Cortex A9, maksymalna częstotliwość taktowania rdzenia 650MHz, maksymalna częstotliwość pracy układu FPGA 450MHz, 4400 makrokomórek, każda z sześciowejściową tablicą LUT, 80 makrokomórek DSP, Wbudowany przetwornik analogowo cyfrowy.3. Podstawowe informacje dotyczące realizowanego algorytmu W strukturze programowalnej zaimplementowana została 04 punktowa transformata typu Radix-4, która wymaga mniejszej liczby etapów niż standardowa wersja algorytmu FFT (Radix). Liczba etapów wyrażona jest wzorem, gdzie N to rozmiar transformaty. W tym przypadku algorytm wymagał będzie pięciu etapów. W celu zaoszczędzenia cennych zasobów układu FPGA (w głównej mierze elementów DSP48E) zdecydowano się zaimplementować architekturę typu SPDF (single-path delay feedback), w której próbki wejściowe ładowane i przetwarzane są szeregowo, co sprawia, iż na każdy etap przypadają dwie struktury motylkowe () oraz jeden moduł sumująco-mnożący (). Pomimo tego, że dane ładowane są szeregowo wiele operacji mnożenia oraz sumowania jest wykonywane równolegle, co sprawia, że implementacja tego algorytmu ma w dalszym ciągu przewagę nad tradycyjną realizacją DFT.

3 . Architektura procesora FFT.. Struktura modułu FFT Jak już wcześniej wspomniano struktura zbudowanego procesora FFT podzielona została na pięć etapów, z tym że każdy etap składa się z dwóch struktur motylkowych () oraz jednego modułu (sumująco-mnożący). Każdy moduł wyposażony jest w dwie pamięci ROM, przechowujące wartości funkcji sinus oraz inus, odpowiednio przemnażane przez próbki wejściowe. Struktura systemu przedstawiona jest na poniższym rysunku: Etap Etap Etap 3 N = 5 N = 56 N = 8 N = 64 N = 3 N = sin sin 6 0 sin kontroler sin N = 8 N = 4 N = N = mag moduł Etap 4 Etap 5 Rys.. Struktura zaimplementowanego procesora FFT w strukturze FPGA Ze względu na to, że w układach cyfrowych niemożliwe jest bezpośrednie działanie na liczbach zespolonych zdecydowano się na osobne przetwarzanie zarówno części rzeczywistej jak i urojonej. Ułatwia to późniejsze operacje na wyjściowej liczbie zespolonej (przykładowo obliczanie modułu, przesunięcia fazowego itp..) Na każdym etapie przetwarzania po operacjach sumowania oraz mnożenia, wielkości wyjściowe są skalowane oraz zaokrąglane, dlatego też długości bitowe słów wyjściowych nie przekraczają 3 bitów. W strukturze procesora znajduje się także moduł kontrolera, który w odpowiedni sposób przełącza połączenia w modułach oraz generuje adres dla pamięci ROM przechowującej wartości funkcji sinus oraz kosinus. Do zaprojektowania wszystkich modułów wykorzystano język SystemVerilog. Całość systemu jest parametryzowana, co pozwala na wykorzystanie każdego modułu wielokrotnie, w różnych konfiguracjach (różne długości słów wejściowych oraz wyjściowych).

4 .. Moduł Nazwa modułu została zaczerpnięta z języka angielskiego Multiply and Accumulate. Moduł ten odpowiedzialny jest za przemnażanie próbek wejściowych przez odpowiednie wartości funkcji sinus i inus oraz zsumowanie rezultatów. Realizuje on poniższą operację: Gdzie to wartości funkcji sinus oraz inus na poszczególnych etapach FFT. Zostały one zapisane na stałe w pamięciach ROM, po uprzednim wygenerowaniu tych wartości w programie Matlab. Poniżej przedstawiono strukturę modułu mnożąco sumującego: ROM ROM sin A*sin(x) A B*(x) Asin(x)+B(x) i = 0 B B*sin(x) A(x)-Bsin(x) i = A*(x) Rys.. Struktura zaprojektowanej jednostki Moduł ten odpowiedzialny jest za mnożenie dwóch liczb zespolonych. Ze względu na to, że części składowe liczb zespolonych przetwarzane są przy pomocy osobnych ścieżek należało wykorzystać cztery elementy mnożące oraz dwa sumatory. Aby zwiększyć maksymalną dopuszczalną częstotliwość sygnału zegarowego dla tego modułu wykorzystano technikę pipeliningu, która polega na umieszczaniu elementów opóźniających na wejściach i wyjściach układów arytmetycznych. Rys. 3. Zastosowanie techniki pipeliningu, niebieskie prostokąty to elementy opóźniające

5 Odpowiednie zastosowanie pipeliningu skutkuje tym, że elementy arytmetyczne podczas syntezy umieszczone zostają w bloku DSP48E (w układach Zynq), który może pracować przy maksymalnej częstotliwości sygnału zegarowego. Ponieważ mnożenie liczby M bitowej przez liczbę N bitową daje w rezultacie liczbę (M+N) bitową wartości wyjściowe były odpowiednio skalowane oraz zaokrąglane..3. Struktury motylkowe Aby możliwe było przejście z dziedziny czasu do dziedziny częstotliwości należało stworzyć moduły realizujące działanie motylka FFT. Strukturę jednego z modułów przedstawiono na poniższym rysunku: mux4 Re{P} P_re mux3 Im{P} P_im mux Re{A} RAM mux Im{A} RAM STEROWANIE Rys. 4. Struktura modułu Widoczne na rysunku przełączniki (multipleksery) są sterowane przy pomocy modułu kontrolera. Przez pierwsze N/ cykli sygnału zegarowego przełączniki ustawione są w pozycji 0, co sprawia że próbki wejściowe są bezpośrednio kierowane w stronę pamięci RAM, pełniącej rolę rejestru przesuwnego. W kolejnym kroku układ sterujący zmienia pozycję przełączników na przeciwną. Po tym przełączeniu obliczana jest dwupunktowa transformata z próbek przechowywanych w pamięci RAM oraz z próbek wejściowych (operacje sumowania i odejmowania). Część próbek wyjściowych przekierowywana jest do modułu, natomiast reszta jest przetwarzana dalej (pamięć RAM i układy sumująco odejmujące). Wartość opóźnienia N dla każdego etapu jest inna, co zostało wyraźnie zaznaczone na rysunku.

6 3. Podsumowanie Zaprojektowany moduł procesora FFT działa prawidłowo, co odnotowano w symulacji funkcjonalnej modułu (w programie Modelsim). Na wejściach modułu wygenerowano wartości funkcji sinus oraz inus, po czym na wyjściach zaobserwowano prążki pojawiające się w kolejnych odstępach czasu. Rys. 5. Symulacja funkcjonalna modułu FFT, część rzeczywista: sinus, część urojona: inus. W wyniku syntezy uzyskano szczegółowe informacje dotyczące zużycia zasobów wykorzystanego układu programowalnego, z czego najważniejszą informacją było zużycie bloków DSP. W zaprojektowanym układzie zużycie to było na poziomie 4 bloków DSP. Maksymalna częstotliwość sygnału zegarowego mogącego taktować zbudowany procesor FFT wynosi ok. 400MHz. Obecnie trwają prace nad zwiększeniem tej częstotliwości. Zaprojektowany moduł z powodzeniem można zastosować w układach pomiarowych, przykładowo do budowy analizatora widma. Ze względu na bogate wyposażenie płyty prototypowej z układem Zynq 700 możliwe jest także rozbudowanie takiego analizatora widma o dodatkowe interfejsy typu USB, Ethernet, co w dzisiejszych czasach jest powszechnie stosowanym zabiegiem. Literatura [] [] [3] communication-system-design-spring-006/lecture-notes/lecture_0.pdf [4] E. Wold and Alvin M. Despain "Pipeline and Parallel-Pipeline FFT Processors for VLSI Implementations," IEEE Trans. Computers vol. 33, no. 5, pp , 984 [5]

IMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE Z RDZENIEM ARM7

IMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE Z RDZENIEM ARM7 Łukasz Deńca V rok Koło Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy IMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE

Bardziej szczegółowo

Systemy na Chipie. Robert Czerwiński

Systemy na Chipie. Robert Czerwiński Systemy na Chipie Robert Czerwiński Cel kursu Celem kursu jest zapoznanie słuchaczy ze współczesnymi metodami projektowania cyfrowych układów specjalizowanych, ze szczególnym uwzględnieniem układów logiki

Bardziej szczegółowo

Współczesne techniki informacyjne

Współczesne techniki informacyjne Współczesne techniki informacyjne są multimedialne, można oczekiwać, że po cywilizacji pisma (i druku) nastąpi etap cywilizacji obrazowej czyli coraz większa jest potrzeba gromadzenia i przysyłania wielkiej

Bardziej szczegółowo

ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH APPLICATIONS OF FPGAS IN ENUMERATION ALGORITHMS

ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH APPLICATIONS OF FPGAS IN ENUMERATION ALGORITHMS inż. Michał HALEŃSKI Wojskowy Instytut Techniczny Uzbrojenia ZASTOSOWANIA UKŁADÓW FPGA W ALGORYTMACH WYLICZENIOWYCH Streszczenie: W artykule przedstawiono budowę oraz zasadę działania układów FPGA oraz

Bardziej szczegółowo

Parametryzacja przetworników analogowocyfrowych

Parametryzacja przetworników analogowocyfrowych Parametryzacja przetworników analogowocyfrowych wersja: 05.2015 1. Cel ćwiczenia Celem ćwiczenia jest zaprezentowanie istoty działania przetworników analogowo-cyfrowych (ADC analog-to-digital converter),

Bardziej szczegółowo

Układy logiczne układy cyfrowe

Układy logiczne układy cyfrowe Układy logiczne układy cyfrowe Jak projektować układy cyfrowe (systemy cyfrowe) Układy arytmetyki rozproszonej filtrów cyfrowych Układy kryptograficzne X Selektor ROM ROM AND Specjalizowane układy cyfrowe

Bardziej szczegółowo

dr inż. Artur Zieliński Katedra Elektrochemii, Korozji i Inżynierii Materiałowej Wydział Chemiczny PG pokój 311

dr inż. Artur Zieliński Katedra Elektrochemii, Korozji i Inżynierii Materiałowej Wydział Chemiczny PG pokój 311 dr inż. Artur Zieliński Katedra Elektrochemii, Korozji i Inżynierii Materiałowej Wydział Chemiczny PG pokój 311 Politechnika Gdaoska, 2011 r. Publikacja współfinansowana ze środków Unii Europejskiej w

Bardziej szczegółowo

Przekształcenie Fouriera i splot

Przekształcenie Fouriera i splot Zastosowania Procesorów Sygnałowych dr inż. Grzegorz Szwoch greg@multimed.org p. 732 - Katedra Systemów Multimedialnych Przekształcenie Fouriera i splot Wstęp Na tym wykładzie: przekształcenie Fouriera

Bardziej szczegółowo

Transformata Fouriera. Sylwia Kołoda Magdalena Pacek Krzysztof Kolago

Transformata Fouriera. Sylwia Kołoda Magdalena Pacek Krzysztof Kolago Transformata Fouriera Sylwia Kołoda Magdalena Pacek Krzysztof Kolago Transformacja Fouriera rozkłada funkcję okresową na szereg funkcji okresowych tak, że uzyskana transformata podaje w jaki sposób poszczególne

Bardziej szczegółowo

Zastowowanie transformacji Fouriera w cyfrowym przetwarzaniu sygnałów

Zastowowanie transformacji Fouriera w cyfrowym przetwarzaniu sygnałów 31.01.2008 Zastowowanie transformacji Fouriera w cyfrowym przetwarzaniu sygnałów Paweł Tkocz inf. sem. 5 gr 1 1. Dźwięk cyfrowy Fala akustyczna jest jednym ze zjawisk fizycznych mających charakter okresowy.

Bardziej szczegółowo

Teoria przetwarzania A/C i C/A.

Teoria przetwarzania A/C i C/A. Teoria przetwarzania A/C i C/A. Autor: Bartłomiej Gorczyński Cyfrowe metody przetwarzania sygnałów polegają na przetworzeniu badanego sygnału analogowego w sygnał cyfrowy reprezentowany ciągiem słów binarnych

Bardziej szczegółowo

THE ANALIZER EXCEEDED PERMISSIBLE LEVELS OF HARMONICS IN THE SUPPLY CURRENT TRACTION VEHICLE

THE ANALIZER EXCEEDED PERMISSIBLE LEVELS OF HARMONICS IN THE SUPPLY CURRENT TRACTION VEHICLE Bogdan Ankudowicz V rok Koło Naukowe Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy THE ANALIZER EXCEEDED PERMISSIBLE LEVELS OF HARMONICS IN THE SUPPLY CURRENT TRACTION VEHICLE ANALIZATOR

Bardziej szczegółowo

9. Dyskretna transformata Fouriera algorytm FFT

9. Dyskretna transformata Fouriera algorytm FFT Transformata Fouriera ma szerokie zastosowanie w analizie i syntezie układów i systemów elektronicznych, gdyż pozwala na połączenie dwóch sposobów przedstawiania sygnałów reprezentacji w dziedzinie czasu

Bardziej szczegółowo

Adam Korzeniewski - p. 732 dr inż. Grzegorz Szwoch - p. 732 dr inż.

Adam Korzeniewski - p. 732 dr inż. Grzegorz Szwoch - p. 732 dr inż. Adam Korzeniewski - adamkorz@sound.eti.pg.gda.pl, p. 732 dr inż. Grzegorz Szwoch - greg@sound.eti.pg.gda.pl, p. 732 dr inż. Piotr Odya - piotrod@sound.eti.pg.gda.pl, p. 730 Plan przedmiotu ZPS Cele nauczania

Bardziej szczegółowo

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania). Ćw. 10 Układy sekwencyjne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną układy rejestrów

Bardziej szczegółowo

Procesory Sygnałowe Digital Signal Processors. Elektrotechnika II Stopień Ogólnoakademicki

Procesory Sygnałowe Digital Signal Processors. Elektrotechnika II Stopień Ogólnoakademicki Załącznik nr 7 do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. KARTA MODUŁU / KARTA PRZEDMIOTU Kod modułu Nazwa modułu Nazwa modułu w języku angielskim Obowiązuje od roku akademickiego 2012/2013

Bardziej szczegółowo

AKADEMIA MORSKA KATEDRA NAWIGACJI TECHNICZEJ

AKADEMIA MORSKA KATEDRA NAWIGACJI TECHNICZEJ KDEMI MORSK KTEDR NWIGCJI TECHNICZEJ ELEMETY ELEKTRONIKI LORTORIUM Kierunek NWIGCJ Specjalność Transport morski Semestr II Ćw. 4 Podstawy techniki cyfrowej Wersja opracowania Marzec 5 Opracowanie: mgr

Bardziej szczegółowo

PL B1. Sposób i układ pomiaru całkowitego współczynnika odkształcenia THD sygnałów elektrycznych w systemach zasilających

PL B1. Sposób i układ pomiaru całkowitego współczynnika odkształcenia THD sygnałów elektrycznych w systemach zasilających RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 210969 (13) B1 (21) Numer zgłoszenia: 383047 (51) Int.Cl. G01R 23/16 (2006.01) G01R 23/20 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22)

Bardziej szczegółowo

Układy logiczne układy cyfrowe

Układy logiczne układy cyfrowe Układy logiczne układy cyfrowe Jak projektować układy cyfrowe (systemy cyfrowe) Układy arytmetyki rozproszonej filtrów cyfrowych Układy kryptograficzne Evatronix KontrolerEthernet MAC (Media Access Control)

Bardziej szczegółowo

Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe

Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe Przetworniki cyfrowo analogowe oraz analogowo - cyfrowe Przetworniki cyfrowo / analogowe W cyfrowych systemach pomiarowych często zachodzi konieczność zmiany sygnału cyfrowego na analogowy, np. w celu

Bardziej szczegółowo

Problemy implementacji algorytmów FFT w strukturach FPGA 1)

Problemy implementacji algorytmów FFT w strukturach FPGA 1) Problemy implementacji algorytmów FFT w strukturach FPGA 1) Robert Kędzierawski Wojskowa Akademia Techniczna, Wydział Elektroniki Streszczenie Omówiono implementacje algorytmów FFT dla przypadku przetwarzania

Bardziej szczegółowo

Technika audio część 2

Technika audio część 2 Technika audio część 2 Wykład 12 Projektowanie cyfrowych układów elektronicznych Mgr inż. Łukasz Kirchner lukasz.kirchner@cs.put.poznan.pl http://www.cs.put.poznan.pl/lkirchner Wprowadzenie do filtracji

Bardziej szczegółowo

Budowa komputera Komputer computer computare

Budowa komputera Komputer computer computare 11. Budowa komputera Komputer (z ang. computer od łac. computare obliczać) urządzenie elektroniczne służące do przetwarzania wszelkich informacji, które da się zapisać w formie ciągu cyfr albo sygnału

Bardziej szczegółowo

Cyfrowe Przetwarzanie Obrazów i Sygnałów

Cyfrowe Przetwarzanie Obrazów i Sygnałów Cyfrowe Przetwarzanie Obrazów i Sygnałów Laboratorium EX3 Globalne transformacje obrazów Joanna Ratajczak, Wrocław, 2018 1 Cel i zakres ćwiczenia Celem ćwiczenia jest zapoznanie się z własnościami globalnych

Bardziej szczegółowo

Andrzej Leśnicki Laboratorium CPS Ćwiczenie 6 1/8 ĆWICZENIE 6. Dyskretne przekształcenie Fouriera DFT

Andrzej Leśnicki Laboratorium CPS Ćwiczenie 6 1/8 ĆWICZENIE 6. Dyskretne przekształcenie Fouriera DFT Andrzej Leśnicki Laboratorium CPS Ćwiczenie 6 1/8 ĆWICZEIE 6 Dyskretne przekształcenie Fouriera DFT 1. Cel ćwiczenia Dyskretne przekształcenie Fouriera ( w skrócie oznaczane jako DFT z ang. Discrete Fourier

Bardziej szczegółowo

Przykładowe pytania DSP 1

Przykładowe pytania DSP 1 Przykładowe pytania SP Przykładowe pytania Systemy liczbowe. Przedstawić liczby; -, - w kodzie binarnym i hexadecymalnym uzupełnionym do dwóch (liczba 6 bitowa).. odać dwie liczby binarne w kodzie U +..

Bardziej szczegółowo

FFT i dyskretny splot. Aplikacje w DSP

FFT i dyskretny splot. Aplikacje w DSP i dyskretny splot. Aplikacje w DSP Marcin Jenczmyk m.jenczmyk@knm.katowice.pl Wydział Matematyki, Fizyki i Chemii 10 maja 2014 M. Jenczmyk Sesja wiosenna KNM 2014 i dyskretny splot 1 / 17 Transformata

Bardziej szczegółowo

PL B1. UNIWERSYTET ŁÓDZKI, Łódź, PL BUP 15/13

PL B1. UNIWERSYTET ŁÓDZKI, Łódź, PL BUP 15/13 PL 219529 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 219529 (13) B1 Urząd Patentowy Rzeczypospolitej Polskiej (21) Numer zgłoszenia: 397845 (22) Data zgłoszenia: 19.01.2012 (51) Int.Cl.

Bardziej szczegółowo

Badanie właściwości wysokorozdzielczych przetworników analogowo-cyfrowych w systemie programowalnym FPGA. Autor: Daniel Słowik

Badanie właściwości wysokorozdzielczych przetworników analogowo-cyfrowych w systemie programowalnym FPGA. Autor: Daniel Słowik Badanie właściwości wysokorozdzielczych przetworników analogowo-cyfrowych w systemie programowalnym FPGA Autor: Daniel Słowik Promotor: Dr inż. Daniel Kopiec Wrocław 016 Plan prezentacji Założenia i cel

Bardziej szczegółowo

STANOWISKO LABORATORYJNE DO CYFROWEGO PRZETWARZANIA SYGNAŁÓW Z WYKORZYSTANIEM ŚROWODOWISKA MATLAB ORAZ PLATFORMY PROGRAMISTYCZNEJ.

STANOWISKO LABORATORYJNE DO CYFROWEGO PRZETWARZANIA SYGNAŁÓW Z WYKORZYSTANIEM ŚROWODOWISKA MATLAB ORAZ PLATFORMY PROGRAMISTYCZNEJ. POZNAN UNIVE RSITY OF TE CHNOLOGY ACADE MIC JOURNALS No 80 Electrical Engineering 2014 Stanisław MIKULSKI* STANOWISKO LABORATORYJNE DO CYFROWEGO PRZETWARZANIA SYGNAŁÓW Z WYKORZYSTANIEM ŚROWODOWISKA MATLAB

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 3 (4h) Konwersja i wyświetlania informacji binarnej w VHDL Instrukcja do zajęć laboratoryjnych z przedmiotu Synteza

Bardziej szczegółowo

Projekt zespołowy. Część1: Projekt potokowej jednostki przetwarzającej przeznaczonej do realizacji algorytmu FFT. Rok akademicki 2008/2009

Projekt zespołowy. Część1: Projekt potokowej jednostki przetwarzającej przeznaczonej do realizacji algorytmu FFT. Rok akademicki 2008/2009 Projekt zespołowy Rok akademicki 2008/2009 Część1: Projekt potokowej jednostki przetwarzającej przeznaczonej do realizacji algorytmu FFT Kierunek studiów: Semestr: Grupa: Informatyka VII PKiSI 2 Wykonawca:

Bardziej szczegółowo

WZMACNIACZE OPERACYJNE Instrukcja do zajęć laboratoryjnych

WZMACNIACZE OPERACYJNE Instrukcja do zajęć laboratoryjnych WZMACNIACZE OPERACYJNE Instrukcja do zajęć laboratoryjnych Tematem ćwiczenia są zastosowania wzmacniaczy operacyjnych w układach przetwarzania sygnałów analogowych. Ćwiczenie składa się z dwóch części:

Bardziej szczegółowo

Układy arytmetyczne. Joanna Ledzińska III rok EiT AGH 2011

Układy arytmetyczne. Joanna Ledzińska III rok EiT AGH 2011 Układy arytmetyczne Joanna Ledzińska III rok EiT AGH 2011 Plan prezentacji Metody zapisu liczb ze znakiem Układy arytmetyczne: Układy dodające Półsumator Pełny sumator Półsubtraktor Pełny subtraktor Układy

Bardziej szczegółowo

Teoria sygnałów Signal Theory. Elektrotechnika I stopień (I stopień / II stopień) ogólnoakademicki (ogólno akademicki / praktyczny)

Teoria sygnałów Signal Theory. Elektrotechnika I stopień (I stopień / II stopień) ogólnoakademicki (ogólno akademicki / praktyczny) . KARTA MODUŁU / KARTA PRZEDMIOTU Kod modułu Nazwa modułu Nazwa modułu w języku angielskim Obowiązuje od roku akademickiego 2012/2013 Teoria sygnałów Signal Theory A. USYTUOWANIE MODUŁU W SYSTEMIE STUDIÓW

Bardziej szczegółowo

Laboratorium Komputerowe Systemy Pomiarowe

Laboratorium Komputerowe Systemy Pomiarowe Jarosław Gliwiński, Łukasz Rogacz Laboratorium Komputerowe Systemy Pomiarowe ćw. Generator cyfrowy w systemie z interfejsem IEEE-488 Data wykonania: 24.04.08 Data oddania: 15.05.08 Celem ćwiczenia było

Bardziej szczegółowo

DYSKRETNE PRZEKSZTAŁCENIE FOURIERA C.D.

DYSKRETNE PRZEKSZTAŁCENIE FOURIERA C.D. CPS 6 DYSKRETE PRZEKSZTAŁCEIE FOURIERA C.D. Twierdzenie o przesunięciu Istnieje ważna właściwość DFT, znana jako twierdzenie o przesunięciu. Mówi ono, że: Przesunięcie w czasie okresowego ciągu wejściowego

Bardziej szczegółowo

LEKCJA TEMAT: Zasada działania komputera.

LEKCJA TEMAT: Zasada działania komputera. LEKCJA TEMAT: Zasada działania komputera. 1. Ogólna budowa komputera Rys. Ogólna budowa komputera. 2. Komputer składa się z czterech głównych składników: procesor (jednostka centralna, CPU) steruje działaniem

Bardziej szczegółowo

PAMIĘĆ RAM. Rysunek 1. Blokowy schemat pamięci

PAMIĘĆ RAM. Rysunek 1. Blokowy schemat pamięci PAMIĘĆ RAM Pamięć służy do przechowania bitów. Do pamięci musi istnieć możliwość wpisania i odczytania danych. Bity, które są przechowywane pamięci pogrupowane są na komórki, z których każda przechowuje

Bardziej szczegółowo

Statyczne badanie wzmacniacza operacyjnego - ćwiczenie 7

Statyczne badanie wzmacniacza operacyjnego - ćwiczenie 7 Statyczne badanie wzmacniacza operacyjnego - ćwiczenie 7 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi zastosowaniami wzmacniacza operacyjnego, poznanie jego charakterystyki przejściowej

Bardziej szczegółowo

WPROWADZENIE Mikrosterownik mikrokontrolery

WPROWADZENIE Mikrosterownik mikrokontrolery WPROWADZENIE Mikrosterownik (cyfrowy) jest to moduł elektroniczny zawierający wszystkie środki niezbędne do realizacji wymaganych procedur sterowania przy pomocy metod komputerowych. Platformy budowy mikrosterowników:

Bardziej szczegółowo

Lista zadań nr 1. Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania algorytmów sterowania procesami

Lista zadań nr 1. Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania algorytmów sterowania procesami Warsztaty Koła Naukowego SMART dr inż. Grzegorz Bazydło G.Bazydlo@iee.uz.zgora.pl, staff.uz.zgora.pl/gbazydlo Lista zadań nr 1 Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania

Bardziej szczegółowo

Przedmowa Wykaz oznaczeń Wykaz skrótów 1. Sygnały i ich parametry 1 1.1. Pojęcia podstawowe 1 1.2. Klasyfikacja sygnałów 2 1.3.

Przedmowa Wykaz oznaczeń Wykaz skrótów 1. Sygnały i ich parametry 1 1.1. Pojęcia podstawowe 1 1.2. Klasyfikacja sygnałów 2 1.3. Przedmowa Wykaz oznaczeń Wykaz skrótów 1. Sygnały i ich parametry 1 1.1. Pojęcia podstawowe 1 1.2. Klasyfikacja sygnałów 2 1.3. Sygnały deterministyczne 4 1.3.1. Parametry 4 1.3.2. Przykłady 7 1.3.3. Sygnały

Bardziej szczegółowo

LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1

LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1 LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY Rev.1.1 1. Cel ćwiczenia Praktyczna weryfikacja wiedzy teoretycznej z zakresu projektowania układów kombinacyjnych oraz arytmetycznych 2. Projekty Przy

Bardziej szczegółowo

Politechnika Łódzka. Instytut Systemów Inżynierii Elektrycznej. Laboratorium cyfrowej techniki pomiarowej. Ćwiczenie 3

Politechnika Łódzka. Instytut Systemów Inżynierii Elektrycznej. Laboratorium cyfrowej techniki pomiarowej. Ćwiczenie 3 Politechnika Łódzka Instytut Systemów Inżynierii Elektrycznej Laboratorium cyfrowej techniki pomiarowej Ćwiczenie 3 Przetwarzanie danych pomiarowych w programie LabVIEW 1. Generator harmonicznych Jako

Bardziej szczegółowo

Ćwiczenie 4: Próbkowanie sygnałów

Ćwiczenie 4: Próbkowanie sygnałów Politechnika Warszawska Instytut Radioelektroniki Zakład Radiokomunikacji STUDIA MAGISTERSKIE DZIENNE LABORATORIUM SYGNAŁÓW MODULACJI I SYSTEMÓW Ćwiczenie 4: Próbkowanie sygnałów Opracował dr inż. Andrzej

Bardziej szczegółowo

Programowanie Układów Logicznych kod kursu: ETD6203. Szczegóły realizacji projektu indywidualnego W dr inż.

Programowanie Układów Logicznych kod kursu: ETD6203. Szczegóły realizacji projektu indywidualnego W dr inż. Programowanie Układów Logicznych kod kursu: ETD6203 Szczegóły realizacji projektu indywidualnego W1 24.02.2016 dr inż. Daniel Kopiec Projekt indywidualny TERMIN 1: Zajęcia wstępne, wprowadzenie TERMIN

Bardziej szczegółowo

Przetwarzanie sygnałów z zastosowaniem procesorów sygnałowych - opis przedmiotu

Przetwarzanie sygnałów z zastosowaniem procesorów sygnałowych - opis przedmiotu Przetwarzanie sygnałów z zastosowaniem procesorów sygnałowych - opis przedmiotu Informacje ogólne Nazwa przedmiotu Przetwarzanie sygnałów z zastosowaniem procesorów sygnałowych Kod przedmiotu 06.5-WE-EP-PSzZPS

Bardziej szczegółowo

CYFROWE PRZTWARZANIE SYGNAŁÓW (Zastosowanie transformacji Fouriera)

CYFROWE PRZTWARZANIE SYGNAŁÓW (Zastosowanie transformacji Fouriera) I. Wprowadzenie do ćwiczenia CYFROWE PRZTWARZANIE SYGNAŁÓW (Zastosowanie transformacji Fouriera) Ogólnie termin przetwarzanie sygnałów odnosi się do nauki analizowania zmiennych w czasie procesów fizycznych.

Bardziej szczegółowo

Andrzej Leśnicki Laboratorium CPS Ćwiczenie 7 1/7 ĆWICZENIE 7. Splot liniowy i kołowy sygnałów

Andrzej Leśnicki Laboratorium CPS Ćwiczenie 7 1/7 ĆWICZENIE 7. Splot liniowy i kołowy sygnałów Andrzej Leśnicki Laboratorium CPS Ćwiczenie 7 1/7 ĆWICZEIE 7 Splot liniowy i kołowy sygnałów 1. Cel ćwiczenia Operacja splotu jest jedną z najczęściej wykonywanych operacji na sygnale. Każde przejście

Bardziej szczegółowo

Transformacja Fouriera i biblioteka CUFFT 3.0

Transformacja Fouriera i biblioteka CUFFT 3.0 Transformacja Fouriera i biblioteka CUFFT 3.0 Procesory Graficzne w Zastosowaniach Obliczeniowych Karol Opara Warszawa, 14 kwietnia 2010 Transformacja Fouriera Definicje i Intuicje Transformacja z dziedziny

Bardziej szczegółowo

2. Próbkowanie Sygnały okresowe (16). Trygonometryczny szereg Fouriera (17). Częstotliwość Nyquista (20).

2. Próbkowanie Sygnały okresowe (16). Trygonometryczny szereg Fouriera (17). Częstotliwość Nyquista (20). SPIS TREŚCI ROZDZIAŁ I SYGNAŁY CYFROWE 9 1. Pojęcia wstępne Wiadomości, informacje, dane, sygnały (9). Sygnał jako nośnik informacji (11). Sygnał jako funkcja (12). Sygnał analogowy (13). Sygnał cyfrowy

Bardziej szczegółowo

Podstawy Przetwarzania Sygnałów

Podstawy Przetwarzania Sygnałów Adam Szulc 188250 grupa: pon TN 17:05 Podstawy Przetwarzania Sygnałów Sprawozdanie 6: Filtracja sygnałów. Filtry FIT o skończonej odpowiedzi impulsowej. 1. Cel ćwiczenia. 1) Przeprowadzenie filtracji trzech

Bardziej szczegółowo

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1

Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1 i sieci komputerowe Szymon Wilk Superkomputery 1 1. Superkomputery to komputery o bardzo dużej mocy obliczeniowej. Przeznaczone są do symulacji zjawisk fizycznych prowadzonych głównie w instytucjach badawczych:

Bardziej szczegółowo

Wzmacniacz operacyjny

Wzmacniacz operacyjny ELEKTRONIKA CYFROWA SPRAWOZDANIE NR 3 Wzmacniacz operacyjny Grupa 6 Aleksandra Gierut CEL ĆWICZENIA Celem ćwiczenia jest zapoznanie się z podstawowymi zastosowaniami wzmacniaczy operacyjnych do przetwarzania

Bardziej szczegółowo

Opracował: Jan Front

Opracował: Jan Front Opracował: Jan Front Sterownik PLC PLC (Programowalny Sterownik Logiczny) (ang. Programmable Logic Controller) mikroprocesorowe urządzenie sterujące układami automatyki. PLC wykonuje w sposób cykliczny

Bardziej szczegółowo

WZMACNIACZ OPERACYJNY

WZMACNIACZ OPERACYJNY 1. OPIS WKŁADKI DA 01A WZMACNIACZ OPERACYJNY Wkładka DA01A zawiera wzmacniacz operacyjny A 71 oraz zestaw zacisków, które umożliwiają dołączenie elementów zewnętrznych: rezystorów, kondensatorów i zwór.

Bardziej szczegółowo

Ćwiczenie 3. Właściwości przekształcenia Fouriera

Ćwiczenie 3. Właściwości przekształcenia Fouriera Politechnika Wrocławska Wydział Elektroniki Mikrosystemów i Fotoniki Przetwarzanie sygnałów laboratorium ETD5067L Ćwiczenie 3. Właściwości przekształcenia Fouriera 1. Podstawowe właściwości przekształcenia

Bardziej szczegółowo

1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro

1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro 1. Cel ćwiczenia Celem ćwiczenia jest zaprojektowanie sterowania układem pozycjonowania z wykorzystaniem sterownika VersaMax Micro oraz silnika krokowego. Do algorytmu pozycjonowania wykorzystać licznik

Bardziej szczegółowo

Metody optymalizacji soft-procesorów NIOS

Metody optymalizacji soft-procesorów NIOS POLITECHNIKA WARSZAWSKA Wydział Elektroniki i Technik Informacyjnych Instytut Telekomunikacji Zakład Podstaw Telekomunikacji Kamil Krawczyk Metody optymalizacji soft-procesorów NIOS Warszawa, 27.01.2011

Bardziej szczegółowo

Język opisu sprzętu VHDL

Język opisu sprzętu VHDL Język opisu sprzętu VHDL dr inż. Adam Klimowicz Seminarium dydaktyczne Katedra Mediów Cyfrowych i Grafiki Komputerowej Informacje ogólne Język opisu sprzętu VHDL Przedmiot obieralny dla studentów studiów

Bardziej szczegółowo

PROGRAMOWALNE STEROWNIKI LOGICZNE

PROGRAMOWALNE STEROWNIKI LOGICZNE PROGRAMOWALNE STEROWNIKI LOGICZNE I. Wprowadzenie Klasyczna synteza kombinacyjnych i sekwencyjnych układów sterowania stosowana do automatyzacji dyskretnych procesów produkcyjnych polega na zaprojektowaniu

Bardziej szczegółowo

Temat: Pamięci. Programowalne struktury logiczne.

Temat: Pamięci. Programowalne struktury logiczne. Temat: Pamięci. Programowalne struktury logiczne. 1. Pamięci są układami służącymi do przechowywania informacji w postaci ciągu słów bitowych. Wykonuje się jako układy o bardzo dużym stopniu scalenia w

Bardziej szczegółowo

SYMULACJA KOMPUTEROWA SYSTEMÓW

SYMULACJA KOMPUTEROWA SYSTEMÓW SYMULACJA KOMPUTEROWA SYSTEMÓW ZASADY ZALICZENIA I TEMATY PROJEKTÓW Rok akademicki 2015 / 2016 Spośród zaproponowanych poniżej tematów projektowych należy wybrać jeden i zrealizować go korzystając albo

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 10 (3h) Implementacja interfejsu SPI w strukturze programowalnej Instrukcja pomocnicza do laboratorium z przedmiotu

Bardziej szczegółowo

Dyskretne przekształcenie Fouriera cz. 2

Dyskretne przekształcenie Fouriera cz. 2 Cyfrowe przetwarzanie sygnałów Jacek Rezmer -1- Dyskretne przekształcenie Fouriera cz. 2 Twierdzenie o przesunięciu Istnieje ważna właściwość DFT, znana jako twierdzenie o przesunięciu. Mówi ono, że: przesunięcie

Bardziej szczegółowo

CYFROWE PRZETWARZANIE SYGNAŁÓW

CYFROWE PRZETWARZANIE SYGNAŁÓW Cyfrowe przetwarzanie sygnałów -1-2003 CYFROWE PRZETWARZANIE SYGNAŁÓW tematy wykładowe: ( 28 godz. +2godz. kolokwium, test?) 1. Sygnały i systemy dyskretne (LTI, SLS) 1.1. Systemy LTI ( SLS ) (definicje

Bardziej szczegółowo

POLITECHNIKA OPOLSKA

POLITECHNIKA OPOLSKA POLITECHNIKA OPOLSKA KATEDRA MECHANIKI I PODSTAW KONSTRUKCJI MASZYN MECHATRONIKA Instrukcja do ćwiczeń laboratoryjnych Analiza sygnałów czasowych Opracował: dr inż. Roland Pawliczek Opole 2016 1 2 1. Cel

Bardziej szczegółowo

Ćw. 7: Układy sekwencyjne

Ćw. 7: Układy sekwencyjne Ćw. 7: Układy sekwencyjne Wstęp Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną następujące układy

Bardziej szczegółowo

Badanie właściwości skramblera samosynchronizującego

Badanie właściwości skramblera samosynchronizującego Badanie właściwości skramblera samosynchronizującego Skramblery są układami służącymi do zmiany widma sekwencji cyfrowych przesyłanych torami transmisyjnymi.bazują na rejestrach przesuwnych ze sprzeżeniami

Bardziej szczegółowo

Transformata Fouriera

Transformata Fouriera Transformata Fouriera Program wykładu 1. Wprowadzenie teoretyczne 2. Algorytm FFT 3. Zastosowanie analizy Fouriera 4. Przykłady programów Wprowadzenie teoretyczne Zespolona transformata Fouriera Jeżeli

Bardziej szczegółowo

Sprawdzian test egzaminacyjny 2 GRUPA I

Sprawdzian test egzaminacyjny 2 GRUPA I ... nazwisko i imię ucznia Sprawdzian test egzaminacyjny 2 GRUPA I 1. Na rys. 1 procesor oznaczony jest numerem A. 2 B. 3 C. 5 D. 8 2. Na rys. 1 karta rozszerzeń oznaczona jest numerem A. 1 B. 4 C. 6 D.

Bardziej szczegółowo

Państwowa Wyższa Szkoła Zawodowa

Państwowa Wyższa Szkoła Zawodowa Państwowa Wyższa Szkoła Zawodowa w Legnicy Laboratorium Podstaw Elektroniki i Miernictwa Ćwiczenie nr 5 WZMACNIACZ OPERACYJNY A. Cel ćwiczenia. - Przedstawienie właściwości wzmacniacza operacyjnego - Zasada

Bardziej szczegółowo

Architektura Systemów Komputerowych 2

Architektura Systemów Komputerowych 2 Architektura Systemów Komputerowych 2 Pytania egzaminacyjne z części pisemnej mgr inż. Leszek Ciopiński Wykład I 1. Historia i ewolucja architektur komputerowych 1.1. Czy komputer Z3 jest zgodny z maszyną

Bardziej szczegółowo

Systemy Czasu Rzeczywistego FPGA

Systemy Czasu Rzeczywistego FPGA 01. Systemy Czasu Rzeczywistego FPGA 1 Systemy Czasu Rzeczywistego FPGA laboratorium: 06 autor: mgr inż. Mateusz Baran 01. Systemy Czasu Rzeczywistego FPGA 2 1 Spis treści FPGA... 1 1 Spis treści... 2

Bardziej szczegółowo

Politechnika Łódzka. Instytut Systemów Inżynierii Elektrycznej

Politechnika Łódzka. Instytut Systemów Inżynierii Elektrycznej Politechnika Łódzka Instytut Systemów Inżynierii Elektrycznej Laboratorium komputerowych systemów pomiarowych Ćwiczenie 3 Analiza częstotliwościowa sygnałów dyskretnych 1. Opis stanowiska Ćwiczenie jest

Bardziej szczegółowo

ELEMENTY AUTOMATYKI PRACA W PROGRAMIE SIMULINK 2013

ELEMENTY AUTOMATYKI PRACA W PROGRAMIE SIMULINK 2013 SIMULINK część pakietu numerycznego MATLAB (firmy MathWorks) służąca do przeprowadzania symulacji komputerowych. Atutem programu jest interfejs graficzny (budowanie układów na bazie logicznie połączonych

Bardziej szczegółowo

a) dolno przepustowa; b) górno przepustowa; c) pasmowo przepustowa; d) pasmowo - zaporowa.

a) dolno przepustowa; b) górno przepustowa; c) pasmowo przepustowa; d) pasmowo - zaporowa. EUROELEKTRA Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej Rok szkolny 2009/2010 Zadania dla grupy elektroniczno-telekomunikacyjnej na zawody I. stopnia 1 Na rysunku przedstawiony jest schemat

Bardziej szczegółowo

Opis przedmiotu zamówienia CZĘŚĆ 1

Opis przedmiotu zamówienia CZĘŚĆ 1 Opis przedmiotu zamówienia CZĘŚĆ 1 Stanowiska do badań algorytmów sterowania interfejsów energoelektronicznych zasobników energii bazujących na układach programowalnych FPGA. Stanowiska laboratoryjne mają

Bardziej szczegółowo

DYSKRETNA TRANSFORMACJA FOURIERA

DYSKRETNA TRANSFORMACJA FOURIERA Laboratorium Teorii Sygnałów - DFT 1 DYSKRETNA TRANSFORMACJA FOURIERA Cel ćwiczenia Celem ćwiczenia jest przeprowadzenie analizy widmowej sygnałów okresowych za pomocą szybkiego przekształcenie Fouriera

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA Instrukcja pomocnicza do laboratorium z przedmiotu Programowalne Struktury

Bardziej szczegółowo

Systemy Czasu Rzeczywistego FPGA

Systemy Czasu Rzeczywistego FPGA 01. Systemy Czasu Rzeczywistego FPGA 1 Systemy Czasu Rzeczywistego FPGA laboratorium: 05 autor: mgr inż. Mateusz Baran 01. Systemy Czasu Rzeczywistego FPGA 2 1 Spis treści FPGA... 1 1 Spis treści... 2

Bardziej szczegółowo

Cechy karty dzwiękowej

Cechy karty dzwiękowej Karta dzwiękowa System audio Za generowanie sygnału dźwiękowego odpowiada system audio w skład którego wchodzą Karta dźwiękowa Głośniki komputerowe Większość obecnie produkowanych płyt głównych posiada

Bardziej szczegółowo

Zastosowanie procesorów AVR firmy ATMEL w cyfrowych pomiarach częstotliwości

Zastosowanie procesorów AVR firmy ATMEL w cyfrowych pomiarach częstotliwości Politechnika Lubelska Wydział Elektrotechniki i Informatyki PRACA DYPLOMOWA MAGISTERSKA Zastosowanie procesorów AVR firmy ATMEL w cyfrowych pomiarach częstotliwości Marcin Narel Promotor: dr inż. Eligiusz

Bardziej szczegółowo

Generator przebiegów pomiarowych Ex-GPP2

Generator przebiegów pomiarowych Ex-GPP2 Generator przebiegów pomiarowych Ex-GPP2 Przeznaczenie Generator przebiegów pomiarowych GPP2 jest programowalnym sześciokanałowym generatorem napięć i prądów, przeznaczonym do celów pomiarowych i diagnostycznych.

Bardziej szczegółowo

Ćwiczenie 27 Temat: Układy komparatorów oraz układy sumujące i odejmujące i układy sumatorów połówkowych i pełnych. Cel ćwiczenia

Ćwiczenie 27 Temat: Układy komparatorów oraz układy sumujące i odejmujące i układy sumatorów połówkowych i pełnych. Cel ćwiczenia Ćwiczenie 27 Temat: Układy komparatorów oraz układy sumujące i odejmujące i układy sumatorów połówkowych i pełnych. Cel ćwiczenia Poznanie zasad budowy działania komparatorów cyfrowych. Konstruowanie komparatorów

Bardziej szczegółowo

Szybkie przekształcenie Fouriera

Szybkie przekształcenie Fouriera Szybkie przekształcenie Fouriera Wprawdzie DFT jest najbardziej bezpośrednią procedurą matematyczną do określania częstotliwościowej zawartości ciągu z dziedziny czasu, jest ona bardzo nieefektywna. Ponieważ

Bardziej szczegółowo

Instrukcja do ćwiczenia : Matryca komutacyjna

Instrukcja do ćwiczenia : Matryca komutacyjna Instrukcja do ćwiczenia : Matryca komutacyjna 1. Wstęp Każdy kanał w systemach ze zwielokrotnieniem czasowym jest jednocześnie określany przez swoją współrzędną czasową T i współrzędną przestrzenną S.

Bardziej szczegółowo

Większe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego

Większe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego Większe możliwości dzięki LabVIEW 2009: programowanie równoległe, technologie bezprzewodowe i funkcje matematyczne w systemach czasu rzeczywistego Dziś bardziej niż kiedykolwiek narzędzia używane przez

Bardziej szczegółowo

3. Przetwarzanie analogowo-cyfrowe i cyfrowo-analogowe... 43

3. Przetwarzanie analogowo-cyfrowe i cyfrowo-analogowe... 43 Spis treści 3 Przedmowa... 9 Cele książki i sposoby ich realizacji...9 Podziękowania...10 1. Rozległość zastosowań i głębia problematyki DSP... 11 Korzenie DSP...12 Telekomunikacja...14 Przetwarzanie sygnału

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów

Bardziej szczegółowo

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10. Projekt z przedmiotu Systemy akwizycji i przesyłania informacji Temat pracy: Licznik binarny zliczający do 10. Andrzej Kuś Aleksander Matusz Prowadzący: dr inż. Adam Stadler Układy cyfrowe przetwarzają

Bardziej szczegółowo

Wykorzystanie standardu JTAG do programowania i debugowania układów logicznych

Wykorzystanie standardu JTAG do programowania i debugowania układów logicznych Politechnika Śląska w Gliwicach Wydział Automatyki Elektroniki i Informatyki Wykorzystanie standardu JTAG do programowania i debugowania układów logicznych Promotor dr inż. Jacek Loska Wojciech Klimeczko

Bardziej szczegółowo

Egzamin / zaliczenie na ocenę*

Egzamin / zaliczenie na ocenę* WYDZIAŁ PODSTAWOWYCH PROBLEMÓW TECHNIKI Zał. nr 4 do ZW 33/01 KARTA PRZEDMIOTU Nazwa w języku polskim CYFROWE PRZETWARZANIE SYGNAŁÓW Nazwa w języku angielskim DIGITAL SIGNAL PROCESSING Kierunek studiów

Bardziej szczegółowo

Mechatronika i inteligentne systemy produkcyjne. Modelowanie systemów mechatronicznych Platformy przetwarzania danych

Mechatronika i inteligentne systemy produkcyjne. Modelowanie systemów mechatronicznych Platformy przetwarzania danych Mechatronika i inteligentne systemy produkcyjne Modelowanie systemów mechatronicznych Platformy przetwarzania danych 1 Sterowanie procesem oparte na jego modelu u 1 (t) System rzeczywisty x(t) y(t) Tworzenie

Bardziej szczegółowo

2. STRUKTURA RADIOFONICZNYCH SYGNAŁÓW CYFROWYCH

2. STRUKTURA RADIOFONICZNYCH SYGNAŁÓW CYFROWYCH 1. WSTĘP Radiofonię cyfrową cechują strumienie danych o dużych przepływnościach danych. Do przesyłania strumienia danych o dużych przepływnościach stosuje się transmisję z wykorzystaniem wielu sygnałów

Bardziej szczegółowo

Budowa i zasada działania komputera. dr Artur Bartoszewski

Budowa i zasada działania komputera. dr Artur Bartoszewski Budowa i zasada działania komputera 1 dr Artur Bartoszewski Jednostka arytmetyczno-logiczna 2 Pojęcie systemu mikroprocesorowego Układ cyfrowy: Układy cyfrowe służą do przetwarzania informacji. Do układu

Bardziej szczegółowo

Regulator PID w sterownikach programowalnych GE Fanuc

Regulator PID w sterownikach programowalnych GE Fanuc Regulator PID w sterownikach programowalnych GE Fanuc Wykład w ramach przedmiotu: Sterowniki programowalne Opracował na podstawie dokumentacji GE Fanuc dr inż. Jarosław Tarnawski Cel wykładu Przypomnienie

Bardziej szczegółowo

Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU).

Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU). Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU). Cel ćwiczenia Poznanie własności analogowych multiplekserów demultiplekserów. Zmierzenie

Bardziej szczegółowo

Materiały pomocnicze do ćwiczeń z podstaw techniki cyfrowej (przygotował R.Walkowiak) Dla studiów niestacjonarnych rok AK 2017/18

Materiały pomocnicze do ćwiczeń z podstaw techniki cyfrowej (przygotował R.Walkowiak) Dla studiów niestacjonarnych rok AK 2017/18 Materiały pomocnicze do ćwiczeń z podstaw techniki cyfrowej (przygotował R.Walkowiak) Dla studiów niestacjonarnych rok AK 2017/18 ZADANIE 1 Komparator szeregowy 2 liczb Specyfikacja wymagań dla układu

Bardziej szczegółowo