Bezpieczeństwo informacji oparte o kryptografię kwantową

Transkrypt

1 WYŻSZA SZKOŁA BIZNESU W DĄBROWIE GÓRNICZEJ WYDZIAŁ ZARZĄDZANIA INFORMATYKI I NAUK SPOŁECZNYCH Instrukcja do laboratorium z przedmiotu: Bezpieczeństwo informacji oparte o kryptografię kwantową Instrukcja nr 1 Adam Ziębiński Dąbrowa Górnicza, 2010

2 INSTRUKCJA DO LABORATORIUM Z PRZEDMIOTU: Bezpieczeństwo informacji oparte o kryptografię kwantową I. Nr instrukcji: 1 Rok studiów.../ semestr... II. Temat ćwiczenia: Obsługa edytora schematu - symulator ModelSim III. Cel ćwiczenia: Głównym celem laboratorium jest zapoznanie studentów z projektowaniem układów cyfrowych z wykorzystaniem układów reprogramowalnych z zastosowaniem aplikacji Xilinx ISE Foundation. IV. Treść laboratorium: Obsługa edytora schematu w aplikacji Xilinx ISE Foundation oraz zapoznanie się z symulatorem w aplikacji ModelSim. Na zajęciach studenci zajmą się: wykonaniem prostego projektu układu cyfrowego w edytorze schematu z wykorzystaniem dostępnych elementów bibliotecznych, symulacją układu, budową elementu bibliotecznego, podłączeniem projektu układu cyfrowego do wejść wyjść układu programowalnego, implementacją projektu dla określonego układu programowalnego. V. Literatura i narzędzia: Literatura podstawowa: Grzywak A, Ziębiński A.: Budowa i projektowanie systemów komputerowych. Skrypt Politechniki Śląskiej Gliwice Łuba T., Zbierzchowski B., Jasiński K.: Programowalne moduły logiczne w syntezie układów cyfrowych, WKŁ Warszawa 1992 Łuba T., Zbierzchowski B.: Komputerowe projektowanie układów cyfrowych WKŁ Warszawa 2000 Łuba T., Zbierzchowski B., Jasiński K.: Specjalizowane układy cyfrowe w strukturach PLD i FPGA WKŁ Warszawa Literatura uzupełniająca: Materiały w przygotowanej maszynie wirtualnej WSBXPXilinx o C:\Xilinx\FPGA_BTC\Ksiazki VHDL-Cookbook.pdf vhdlref_card.pdf Programmable Logic Design Quick Start Handbook - pldqsh.pdf o C:\Xilinx\FPGA_BTC\Dokumentacje Dokumentacja systemu uruchomieniowego ZL6PLD Narzędzia: Przygotowana maszyna wirtualna WSBXPXilinx z zainstalowanym oprogramowaniem CAD Xilinx ISE Design Suite 11 o University ISE Foundation with ISE Simulator o University System Generator + AccelDSP o University Embedded Development Kit (EDK) o University ChipScope Pro Tool ModelSim XE Systemy uruchomieniowe XUPV505-LX110T Xilinx University Program XUPV5-LX110T Development System ZL6PLD - zestaw uruchomieniowy dla układów FPGA z rodziny Spartan 3 firmy Xilinx VI. Wymagania: Przed przystąpieniem do realizacji tego ćwiczenia student powinien zapoznać się z podstawowymi zagadnieniami projektowania układów cyfrowych. VII. Zadania do wykonania: Zaprojektować 4 bitowy rejestr przesuwny z wykorzystaniem przerzutników. VIII. Zadania szczegółowe: Zaprojektować 4 bitowy rejestr przesuwny z wykorzystaniem aplikacji Xilinx ISE. Wykonać symulację elementu w programie ModelSim. Wykonać implementację projektu i zaprogramować układ FPGA. 1

3 IX. Procedura wykonania zadania laboratoryjnego: Zajęcia rozpoczynają się od uruchomienia aplikacji Xilinx ISE Design Suite 11 - ISE - Project Navigator. Następnie należy otworzyć projekt z katalogu C:\Xilinx\Projekty\BTCstart_sch\BTCstart_sch.xise i otworzyć nowy schemat File New Schematic oraz zapisać go SaveAs ShiftReg4 Projektowanie W polu Symbol Name Filter można wpisać nazwę poszukiwanego elementu, np. dla przerzutnika D wpisujemy fd. Wybrany element należy zaznaczyć i przesunąć do obszaru projektowania. W środkowym panelu ikon znajdują się narzędzia do projektowania, dostępne również w menu Add. Przykładowy projekt rejestru przesuwnego przedstawiono na rysunku 1. Rys.1 Przykładowy projekt rejestru przesuwnego Następnie należy dodać schemat do projektu Project - Add Source ShiftReg4.sch W kodzie projektu głównego test-cplx dodajemy deklarację komponentu ShiftReg4, co pozwoli nam go wykorzystać w projekcie. component ShiftReg4 port ( CLK, D: in std_logic; -- zegar, przesowana wartosc Q1, Q2, Q3, Q4: out std_logic -- zawartosc rejestru ); end component ShiftReg4; W projekcie głównym możemy też od razu wykonać mapowanie komponentu ShiftReg4 i podłączyć we/wy do odpowiednich sygnałów projektu. ShiftReg4_kpl: ShiftReg4 port map ( CLK => presc2(15) -- lub presc_o, -- dobrac wartosc zegara zegar D => not s4, -- przycisk 4 Q1 => R1(0), -- bierząca wartość REJESTRU PRZESOWNEGO do R1 Q2 => R1(1), Q3 => R1(2), Q4 => R1(3) ); 2

4 Po tej operacji schemat ShiftReg4 będzie zintegrowany z projektem głównym i będzie podlegał syntezie. Symulacja Aby przejść do symulacji należy przełączyć projekt z trybu Implementacji do Symulacji, uruchamiamy ModelSim (rys.2) i wykonujemy symulację elementu ShiftReg4 (Rys.2). Rys.2 Uruchamianie programu ModelSim dla elementu ShiftReg4 Po uruchomieniu programu ModelSim ustawiamy wymuszenia na sygnałach wejściowych. Na wejściu clk ustawiamy generator zegara (rys.3), natomiast na wejściu D ustawiamy wartość 1 (rys.4). 3

5 Rys.3 Ustawianie generatora zegara na wejściu clk Rys.4 Ustawianie wartości 1 na wejściu D Następnie uruchamiamy kolejne kroki symulacji i obserwujemy symulowany element (rys.5). 4

6 Rys.5 Symulacja elementu ShiftReg4 w ModelSim Implementacja Rozpoczęcie procesu implementacji rozpoczyna się od kliknięcia prawym przyciskiem myszy w zakładce Process w opcję Generate programing File Rerun All. Wyniki z implementacji projektu można sprawdzić w oknie Design Summary (rys.6). Programowanie Rys.6 Implementacja projektu Rozpoczęcie procesu programowania układu FPGA rozpoczyna się od kliknięcia prawym przyciskiem myszy w zakładce Process opcję Cofigure Target Devices Rerun All. Po uruchomieniu programu Impact wyszukany zostanie podłączony do komputera poprzez programator układ FPGA. Następnie klikając na układzie prawym przyciskiem możliwe będzie jego zaprogramowanie i sprawdzenie działania projektu na systemie uruchomieniowym (rys.7). 5

7 Rys.7 Programowanie układu FPGA Sprawozdanie Sprawozdanie powinno zawierać schemat i opis projektu wraz z wynikami symulacji wykonanej w aplikacji w ModelSim. 6