Element cfrowe i układ logiczne Wkład 6 Legenda Technika cfrowa. Metod programowania układów PLD Pamięć ROM Struktura PLA Struktura PAL Przkład realizacji
3
4
5
6
7
8
Programowanie PLD po co? ustanowić lub przerwać połączenia w układzie (3 metod) utworzć komórki pamiętające, tzw. LUT (ang. Look-Up Tables) (praca własna) sterować załączaniem tranzstora (technologie: wmazwalna, elektrcznie wmazwalna, błskowa ang. flash) (praca własna) 8 9
Metod programowania PLD stosowanie tzw. bezpieczników (ang. fuse) Przłożenie napięcia znacznie większego od napięcia zasilającego układ, powoduje przepalenie bezpiecznika (przerwanie połączenia). programowanie masek (ang. mask programming) Wkonwane przez producenta układów półprzewodnikowch podczas ostatniej faz procesu wtwarzania struktur półprzewodnikowej. Połączenia są wkonwane w warstwach metalizacji służącch jako przewodniki. Struktura tch warstw jest uzależniona od żądanej funkcji logicznej. Opłacalne tlko w przpadku dużch ilości tego samego układu PLD. 9 Metod programowania PLD stosowanie tzw. antbezpieczników (ang. antifuse) Element tpu antifuse składa się z dwóch przewodników położonch blisko siebie, odseparowanch materiałem mającm wsoką rezstancję. Przed programowaniem antbezpiecznik zachowuje się jak przerwa (ROZWARCIE) w obwodzie. Przłożenie (do obu przewodników) napięcia nieco wższego od napięcia zasilania powoduje, że materiał odseparowując jest topion (jego rezstancja staje się bardzo mała), wobec czego przewodzi i powstaje połączenie (ZAMKNIĘTAścieżka). 0 0
Układ PLD Źródło: Podstaw projektowania układów logicznch i komputerów Smbole konwencjonaln w schematach matrc logicznch
Pamięć ROM Pamięć ROM programowalna podczas procesu produkcjnego, programowanie masek; Pamięć PROM (programowalna pamięć ROM) programowalna jednorazowo u użtkownika, zastosowanie bezpieczników; Pamięć EPROM (wmazwalno-programowalna pamięć ROM) wmazwanie polega na naświetlaniu układu silną wiązką promieniowania ultrafioletowego; Pamięć EEPROM (E PROM elektrcznie wmazwalna, programowalna pamięć ROM) Pamięć Flash zmodfikowan EEPROM. 3 Pamięć ROM Pamięć ROM (a także jej odmian) jest strukturą o m komórkach adresowanch wektorem złożonm z k zmiennch u,, u k i zawierającą słowa o długości n. k wejść (adres) Pamięć ROM o organizacji k n n wjść (dane) 4
Pamięć ROM (3 8) Przkład: Pamięć ROM zawiera 3 8 = 56 programowalnch połączeń połączenia programowalne (bezpiecznik) 3 wejścia 8 bramek OR Pamięć ROM o organizacji k n będzie zawierała dekoder k na k linii oraz n bramek OR. Każda bramka OR ma k wejść. 5 Przkład Przkład: Zaprojektuj układ: wejście liczba 3-bitowa, wjście liczba binarna równa kwadratowi liczb wejściowej. ROM o 3 wejściach i 4 wjściach 6 3
Pamięć ROM - przkład 7 Struktura PLA Struktura PLA (Programmable Logic Arra) składa się z programowalnej matrc AND oraz programowalnej matrc OR. Układ PLA nie zapewniają pełnego dekodowania zmiennch i nie generują wszstkich mintermów. Dekoder (z pamięci ROM) jest zastąpion programowalną matrcą bramek AND, która pozwala na generowanie ilocznów zmiennch wejściowch. Iloczn są wbiórczo łączone w matrc OR, tworząc sum ilocznów. 8 4
Struktura PLA Programowalna matrca AND umożliwia tworzenie do k ilocznów pełnch lub niepełnch, tj. mającch do m zmiennch wejściowch u,, u m, prostch lub zanegowanch, prz czm k jest zwkle znacznie mniejsze niż m. Tak więc możliwe jest utworzenie nie wszstkich lecz tlko niektórch ilocznów. Programowalna matrca OR umożliwia tworzenie do r sum złożonch z dowolnch ilocznów utworzonch z matrc AND. 9 Ogóln schemat struktur PLA u.. u m... Programowalna matrca AND 0 k- k<< m Programowalna matrca OR... r 30 5
PLA - przkład F = AB + AC + ABC F = AC + BC Bezpiecznik przewodząc 0 lub ab uzskać wjście proste lub zanegowane X 0 = X X = X 3 Struktura PLA Rozmiar układu PLA jest określon liczbą wejść, liczbą ilocznów oraz liczbą wjść. Tpow układ PLA: 6 wejść, 48 ilocznów, 8 wjść. W przpadku n wejść, k ilocznów oraz m wjść wewnętrzna struktura układu PLA składa się z n bramek tpu buforinwerter, k bramek tpu AND, m bramek tpu OR i m bramek tpu EXOR. Jest n k programowalnch połączeń międz wejściami a matrcą bramek AND, k m programowalnch połączeń międz matrcami AND i OR oraz m programowalnch połączeń dla bramek EXOR. 3 6
Struktura PAL Struktura PAL (Programmable Arra Logic) złożona jest z programowalnej matrc AND i stałej matrc OR złożonej z bramek OR o różnej liczbie wejść (wejścia bramek OR są dołączone na stałe do konkretnch linii ilocznu). Stanowi to oczwiście udogodnienie technologiczne, lecz jest pewnm ograniczeniem możliwości struktur i prowadzi do zmian w projektowaniu. Iloczn wchodząc do kilku sum nie może bć teraz użwan wielokrotnie, a musi bć tworzon tle raz, do ilu bramek OR jest doprowadzan. 33 Struktura PGA Kolejną z odmian jest struktura PGA (Programmable Gate Arra) złożona z bramek AND. Jest to struktura programowalna analogiczna do wkonwanej na zamówienie struktur gate arra. Struktur PAL, PLA i PGA są realizowane także ze sprzężeniem zwrotnm z niektórch wjść (matrc OR w PAL i PLA, matrc AND w PGA) na wejście. We. We/W Matrca AND Matrca OR Wj. 34 7
8 35 35 35 35 Realizacja PLA 5 4 3 4 3 4 4 3 5 4 3 + + = + + = + + = 3 3 4 5 36 36 36 36 Realizacja PAL 3 3 4 5
Realizacja PAL 3 4 5 3 37 Matrce PLA - powierzchnia krzemu P n AND n m OR f0 f fm- S = (n + m) * P 38 9
Koniec Dziękuję za uwagę 39 0