CYFROWE UKŁADY SCALONE

Transkrypt

1 CYFROWE UKŁADY SCALONE 2013 Ukłdy nlogowe: przetwrznie npięć (lu prądów), których wrtości zwierją się w pewnym przedzile wrtości. Ukłdy cyfrowe: przetwrznie sygnłów o dwóch wrtościch npięć (ewentulnie prądów): wysokiej (H-high) i niskiej (L-low). ukłd nlogowy WE WY H L WE ukłd cyfrowy WY The Noel Prize in Physics 2000 "for sic work on informtion nd communiction technology" "for developing semiconductor heterostructures used in high-speed- nd opto-electronics" "for his prt in the invention of the integrted circuit" Zhores I. Alferov Herert Kroemer Jck S. Kily 1/4 of the prize 1/4 of the prize 1/2 of the prize Russi Federl Repulic of Germny USA A.F. Ioffe Physico-Technicl Institute St. Petersurg, Russi University of Cliforni Snt Brr, CA, USA Texs Instruments Dlls, TX, USA d

2 Jck S. Kily germn, 1957 Roert Noyce krzem, technologi plnrn, 1957 Pierwszy ukłd sclony Technologi plnrn Funkcj ukłdu sclonego określon w trkcie konstruowni i produkcji 2

3 RPC PACT (TC i TB ) Dzieło Mćk Kudły & co. Ukłd cyfrowy posid: m wejść, n wyjść i q stnów pmięciowych Wektory,, czy c =====> słow logiczne Bit: element podstwowy słow logicznego Bjt: słowo ośmioitowe zsilnie c 1, c 2...c q pmięć 1.. m wejście ukłd cyfrowy GND 1... n wyjście Stn słow wyjściowego zleży od ktulnego stnu słow wejściowego Stn słow pmięci zleży zrówno od ktulnego stnu słow wejściowego orz od stnu słow poprzednio zpmiętnego 3

4 Ukłdy cyfrowe wykonują określone funkcje logiczne Dziłnie ukłdów cyfrowych opisuje dwuwrtościow lger Boole (logik mtemtyczn) Urządzeni elektroniczne relizujące funkcje logiczne nzywmy rmkmi (wytwrzne jko monolityczne ukłdy elektroniczne) PODSTAWOWE FUNKTORY LOGICZNE <==> BRAMKI LOGICZNE OR AND NOT Wy Wy Wy Wy = + Wy = Wy WE WE Wy WY = W E Wy Poziomom elektrycznym H i L ukłdu cyfrowego odpowidją wrtości logiczne: 1, 0 prwd, fłsz Podstwowe twierdzeni i tożsmości lgery Boole Prw przemienności x + y = y + x x * y = y * x Prw łączności x + ( y + z) = ( x + y) + z = x + y + z x *( y * z) = ( x* y)* z = x* y * z Prw rozdzielności: x *( y + z) = x * y + x * z ( x + y)*( w + z) = x* w + y* w + x* z + y* z stąd: ( x + y)*( x + z) = x + y * z Inne tożsmości: ( x ) = x x + x * y = x dowód: x + x* y = x*(1 + y) = x * 1 = x x + x * y = x + y x * y + x* y = y ( x + y)*( x + y) = y (przydtne przy minimlizcji funkcji!) 4

5 Prw de Morgn: + = = + wrto zpmiętć!!! Njrdziej uniwerslne rmki: NAND (NOT-AND) NOR NOR (NOT-OR) WY WY Podstwowe twierdzenie logiczne: Kżdą funkcję logiczną możn złożyć z komincji trzech podstwowych dziłń logicznych: lterntywy (OR), koniunkcji (AND) orz negcji (NOT). Kżdą funkcję logiczną możn utworzyć z pewnej komincji tylko rmek NAND lu tylko rmek NOR Ukłdy logiczne: komintoryczne stn wyjść określony jednozncznie przez stn wejść sekwencyjne odpowiedź zleży od stnu ukłdu przed poudzeniem Exclusive OR (różnic symetryczn) Jedn z rdziej użytecznych funkcji (rmek) logicznych = + EX-OR WY * + * 5

6 Logik dodtni i logik ujemn Poziomom elektrycznym H i L ukłdu cyfrowego odpowidją wrtości logiczne: logik dodtni: H= 1 (prwd) i L= 0 (fłsz) logik ujemn: H= 0 (fłsz) i L= 1 (prwd) Zmin funkcji logicznej dnej rmki w przypdku zminy rodzju logiki: Brmk fizyczn logik dodtni WY WY WY L L L L H L H L L H H H LOGIKA dodtni ujemn AND OR OR AND NAND NOR NOR NAND logik ujemn WY TABLICE KARNAUGH podstwowe pojęci Tlice Krnugh to sposó przedstwieni funkcji logicznej Przykłd: funktor logiczny AND f (, ) = Kżdej linii Teli Prwdy odpowid komórk w tlicy Krnugh Sekwencję dresów komórek opisuje kod Gry: sąsiednie dresy różnią się pojedynczym item Zsd tworzeni tlic Krnugh dl funkcji logicznych trzech lu czterech rgumentów 6

7 TABLICE KARNAUGH minimlizcj funkcji logicznych Funkcj logiczn określon n podstwie Teli Prwdy: T sm funkcj logiczn zminimlizown metodą grficznej nlizy Tlicy Krnugh (metod grupowni pr) + = Inny przykłd minimlizcji funkcji 3-wejściowej: 7

8 Reguły (wyrne) minimlizcji funkcji 4-wejściowej Reguły (wyrne) minimlizcji funkcji 4-wejściowej c.d. 8

9 Minimlizcj funkcji logicznej określonej w sposó niepełny? := nie m znczeni Przykłd: implikcj f(,) := => Q Przykłd minimlizcji funkcji Ukłd zminimlizowny 9

10 Resistor-Trnsistor Logic - RTL dwuwejściow rmk NOR dwuwejściow rmk NAND Diode-Trnsistor Logic - DTL Trzywejściow rmk NAND 10

11 Trnsistor-Trnsistor Logic - TTL minituryzcj!!! dwuwejściow rmk NAND Ukłd 74F00 cztery dwuwejściowe rmki NAND Vcc 4B 4A 4Y 3B 3A 3Y Y= AB Ukłd elektroniczny relizujący funkcję logiczną: NAND dwóch rgumentów A 1B 1Y 2A 2B 2Y GND Dne techniczne: ktlog producent 11

12 Z rmek cyfrowych (rmek logicznych) tworzymy złożone ukłdy elektroniczne Grupy rmek cyfrowych tworzą tzw. rodziny Przykłd: rodzin TTL (Trnsistor - Trnsistor Logic), w niej seri 74 Przedstwiciel: ukłd sclony typu 74xx00 - cztery rmki NAND (xx ozncz rodzj rmki: S-szyk, LS-szyk młej mocy, Zsilnie VCC 74LS00 Zsilnie ukłdu: VCC i GND Ukłd sclony dził (relizuje funkcje logiczne) po podłączeniu zsilni GND - ms Wejści i wyjści rmek wyprowdzone są n zewnętrzne nóżki ukłdu sclonego. Poziomy logiczne określone są przez wrtość npięci między wejścimi i wyjścimi GND Inne ukłdy z tej serii: cztery rmki NOR, wejściową rmkę NAND itd. Ptrz: ktlog ukłdów TTL n stronch internetowych Prcowni Elektronicznej Zsdy udowni elektroniki z ukłdmi TTL serii 74 : ukłdy zsil się npięciem 5±0.25 V; ukłdy prcują w logice dodtniej; npięcie odpowidjące logicznemu zeru zwier się między V z dopuszczlnym mrginesem łędu 0.4 V; npięcie odpowidjące logicznej jedynce wynosi 3.3 V lecz nie mniej niż 2.4 V z mrginesem łędu 0.4 V; wejście rmki niepołączone znjduje się w stnie logicznym 1 ; wyjść rmek nie wolno łączyć równolegle!!! Może to spowodowć uszkodzenie; średni czs propgcji sygnłu przez rmkę wynosi od 1 do 30 ns (typowo - około 10 ns); średnie zużycie mocy przez rmkę wynosi około 10 mw; Zsilnie VCC 74LS00 wytłoczenie wytłoczenie GND - ms 12

13 Brmk AND do sterowni przepływem informcji STEROWANIE WEJŚCIE WYJŚCIE Impulsy wejściowe pojwiją się n wyjściu wtedy i tylko wtedy, gdy n wejściu sterującym istnieje stn logiczny 1 multipleksery i demultipleksery - kontrol przepływu informcji WEJŚCIE 0 ZEZWOLENIE multiplekser: zmin informcji z równoległej n szeregową WEJŚCIE 1 WEJŚCIE 2 WEJŚCIE 3. WYJŚCIE A 1 A 0 WEJ. ADRESOWE demultiplekser: zmin z informcji z szeregowej n równoległą ZEZWOLENIE WEJŚCIE WYJŚCIE 0 WYJŚCIE 1 WYJŚCIE 2 WYJŚCIE 3 Kżde z tych urządzeń wykonuje swoją funkcję tylko wtedy, gdy wejście zezwolenie znjduje się w stnie logicznym 1. A 1 A 0 WEJ. ADRESOWE 13

14 Użyteczne schemty: Wielowejściow funkcj AND - ukłd koincydencyjny Wrtość logiczn 1 pojwi się n wyjściu wtedy i tylko wtedy, gdy stn logiczny wszystkich wejść wynosi n Ukłd ntykoincydencyjny f = WY Ukłd opóźnijący x U Ux 1. opóźnienie jest zleżne od stłej czsowej RC UWY czs 2. opóźnienie zleżne od liczy rmek orz czsu propgcji sygnłu przez pojedynczą rmkę. U WY UWY czs Cyfrowy ukłd różniczkujący - wytwrzjący sygnły w chwilch rozpoczęci i zkończeni sygnłu wejści - Gdy licz rmek (n) w linii opóźnijącej jest nieprzyst, sygnł wyjściowy m odwróconą polryzcję. WE 1 n WY lini opóźnijąc X U WE UX UWY 14

15 Ogrniczenie ociążeni wyjści rmki logicznej! Kżdy ukłd cyfrowy m określoną ociążlność, czyli liczę mówiącą ile wejść cyfrowych może yć podłączonych do dnego wyjści lu jki njwiększy prąd może przepłynąć przez wyjście. Gdy ukłd cyfrowy m sterowć innym ukłdem nleży posłużyć się wzmcniczem np. trnzystorowym () lu driverem () - wzmcniczem zwiększjącym ociążlność wyjści rmki 700Ω +5V WY WY Gdy do ukłdu cyfrowego wprowdz się sygnł sterujący z zewnątrz, nleży zdć o zchownie stndrdowych npięć i polryzcji WE 3.5 V np. z pomocą diody Zener ogrniczmy mksymlne npięcie n wejściu rmki (3.5 V), ogrniczmy poziom npięci o odwróconej polryzcji do -0.7 V Ukłdy rytmetyczne (ukłdy itercyjne) X 4 X n X 2 X 1 n=3 P 5 P n+1 P n P 2 P 1 Y 4 Y n Y 2 Y 1 Słowo logiczne: licz zpisn w dnym kodzie inrnym. N przykłd: słowo (1011) = licz 11 = Ukłdy cyfrowe opercje rytmetyczne n liczch (słowch logicznych) Półsumtor - ukłd dodjący dwie liczy jednoitowe i Wynik: licz dwuitow - sum s i przeniesienie p s p półsumtor s p s - funkcj EXOR p - funkcj AND

16 Sumtor jednoitowy Ukłd itercyjny: sumownie i i i n i-tej pozycji uwzględni przeniesienie z pozycji p i-1 generuje sumę s i i przeniesienie n pozycję nstępną p i i, i p i p i-1 s i p i-1 i i s i p s p s p półsumtor p i i i p i-1 s i p i Mkiet uniwersln do ćwiczeni: CYFROWE UKŁADY SCALONE Płyt czołow mkiety uniwerslnej 16

17 Ukłdy CMOS inwerter CMOS Prąd poierny tylko przy przełączniu! rmk NAND Zestwienie podstwowych prmetrów rodzin TTL i CMOS. Prmetry ukłdów CMOS i TTL zsilnych npięciem U CC =5V 17

18 Chrkterystyki przejściowe ukłdów CMOS orz TTL Technologi izolcji złączowej z domieszkowniem złotem Stndrdow S Schottky'ego Technologi izolcji złączowej z diodmi Schottky'ego LS Schottky ego młej mocy F FAST Technologi izolcji tlenkowej z diodmi Schottky'ego ALS ulepszon LS AS ulepszon S Pełną zgodność końcówkową, oznczeniową i funkcjonlną z ukłdmi TTL mją ukłdy CMOS z szykich rodzin HC (High-speed CMOS), AHC (Advnced HC) i AC (Advnced CMOS) 18