Elementy cyfrowe i układy logiczne

Transkrypt

1 Elementy cyfrowe i układy logiczne Wykład 4 Legenda Podział układów logicznych Układy cyfrowe, układy scalone Synteza logiczna Układy TTL, CMOS 2 1

2 Podział układów Układy logiczne kombinacyjne sekwencyjne n. Układ kombinacyjny. m? 3 Hierarchia projektowa bloki Symbol układu Źródło: Podstawy projektowania układów logicznych i komputerów 4 2

3 Hierarchia - diagram bloki elementarne (ang. primitive blocks) Źródło: Podstawy projektowania układów logicznych i komputerów A to też? 5 Projektowanie metoda zstępująca (ang. top down) Funkcja układu określona za pomocą tekstu lub języka opisu sprzętu (HDL) synteza ręczna Informacja o ograniczeniach związanych z kosztami, szybkością pracy, możliwością ponownego wykorzystania bloków Podział na bloki synteza automatyczna Projekt logiczny 6 3

4 Synteza ręczna Kombinacyjny układ logiczny otrzymujemy łącząc bramki (elementarne układy logiczne). Synteza układu kombinacyjnego może być podzielona na następujące etapy: Określenie funkcji logicznej rozpatrywanego problemu Minimalizacja funkcji logicznej Sporządzenie schematu układu logicznego realizującego zminimalizowaną funkcję logiczną Weryfikacja schematu układu logicznego 7 Projektowanie wspomagane komputerowo (CAD computer-aided design) Narzędzia do graficznego wprowadzania schematów (ang. schematic capture) Biblioteki symboli graficznych bloków elementarnych i funkcjonalnych Modele umożliwiające zweryfikowanie działania i zależności czasowych poszczególnych bloków Symulator logiczny Programy do syntezy logicznej Optymalizacja projektów generowanych automatycznie na podstawie specyfikacji w HDL 8 4

5 Synteza logiczna Opis układu w języku HDL Translacja Ograniczenia projektowe: elektronika, szybkość pracy i powierzchnia układu Biblioteka technologii Reprezentacja pośrednia połączenia bramek i elementów bloki logiczne i ich połączenia Optymalizacja wstępna ustalenie wspólnych fragmentów opisu logicznego Optymalizacja właściwa Lista połączeń (ang. netlist) Źródło: na podstawie Podstawy projektowania układów logicznych i komputerów Wybór technologii realizacji zastępowanie AND, OR, NOT bramkami z danej technologii 9 Układ cyfrowy Układ cyfrowy układ skonstruowany z układów scalonych 10 5

6 Układ scalony Układ scalony (ang. intergrated circuit, chip) (potocznie: kość, kostka) kawałek krzemowej płytki półprzewodnikowej, zminiaturyzowany układ elektroniczny zawierający w swym wnętrzu od kilku do setek milionów podstawowych elementów elektronicznych, takich jak tranzystory, diody, rezystory, kondensatory. Zwykle zamknięty w hermetycznej obudowie szklanej, metalowej, ceramicznej lub wykonanej z tworzywa sztucznego, a połączenia zewnętrzne są wyprowadzona poza obudowę. 11 Układ i struktura Półprzewodnikowy układ scalony układ scalony, którego elementy są wykonane w objętości i na powierzchni podłoża krzemowego. Struktura półprzewodnikowa tranzystor, dioda lub półprzewodnikowy układ scalony bez obudowy. 12 6

7 Podział układów scalonych Ze względu na sposób wykonania rozróżnia się układy: monolityczne, w których wszystkie elementy wykonane są w monokrystalicznej strukturze półprzewodnika hybrydowe - na płytki wykonane z izolatora nanoszone są warstwy przewodnika oraz materiału rezystywnego, które następnie są wytrawiane, tworząc układ połączeń elektrycznych oraz rezystory. Do tak utworzonych połączeń dołącza się indywidualne, miniaturowe elementy elektroniczne (w tym układy monolityczne). Ze względu na grubość warstw rozróżnia się układy: cienkowarstwowe (warstwy ok. 2 mikrometrów) grubowarstwowe (warstwy od 5 do 50 mikrometrów) 13 Podział układów scalonych Większość stosowanych obecnie układów scalonych jest wykonana w technologii monolitycznej. 14 7

8 Podział układów scalonych W układach monolitycznych praktycznie wszystkie elementy wykonuje się jako tranzystory, odpowiednio tylko przyłączając ich końcówki, dlatego też często mówi się o gęstości upakowania tranzystorów na mm 2. W dominującej obecnie technologii wytwarzania monolitycznych układów scalonych (technologia CMOS) często używanym wskaźnikiem technicznego zawansowania procesu oraz gęstości upakowania elementów układów scalonych jest minimalna długość bramki tranzystora wyrażona w mikrometrach lub nanometrach. Im mniejsza jest "liczba technologii, tym upakowanie tranzystorów oraz ich szybkość działania jest większe. W najnowszych technologiach, w których m.in. produkowane są procesory firm Intel i AMD, minimalna długość bramki wynosi 45nm. 15 Podział ze względu na stopień scalenia małej skali integracji (SSI small scale of integration) liczba bramek jest zwykle mniejsza od 10 i ograniczona liczbą dostępnych zacisków zewnętrznych średniej skali integracji (MSI medium scale of integr.) około bramek w jednej obudowie dużej skali integracji (LSI large scale of integration) od 100 do kilku tysięcy bramek; małe procesory, małe pamięci, moduły programowalne wielkiej skali integracji (VLSI very large scale of int.) od kilku tysięcy do dziesiątek milionów bramek; mikroprocesory, cyfrowe procesory sygnałowe ultrawielkiej skali integracji (ULSI ultra large scale of integration) 16 8

9 Technologie wytwarzania TTL (Transistor-Transistor Logic) oznacza technologię, w której do budowy pojedynczego obwodu logicznego stosuje się wiele tranzystorów scalonych w jeden układ. Większość układów TTL ma czternasto- lub szesnastonóżkową obudowę typu DIL. CMOS (Complementary Metal Oxide Semiconductor) stosuje się dwa komplementarne tranzystory polowe MOS; tylko jeden z nich może być w stanie przewodzenia. 17 Klasy układów cyfrowych TTL (Transistor Transistor - Logic) układy TTL, ECL (Emiter Coupled Logic) układy o sprzężeniu emiterowym, MOS (Metal Oxide - Semiconductor) układy MOS, CMOS (Complementary MOS) układy komplementarne MOS, BiCMOS (Bipolar CMOS) układy,,mieszane, bipolarne CMOS, I2L (Integrated Injection Logic) układy iniekcyjne, CTD (Charge Transfer Device) układy o sprzężeniu ładunkowym, GaAs MESFET układy GaAs. 18 9

10 Czas życia różnych technologii Układy TTL ustępują miejsca nowszym technologiom CMOS i BiCMOS, zwłaszcza niskonapięciowym (LV Low Voltage) 19 Parametry Obciążalność wejściowa bramki określa liczbę dostępnych wejść bramki, często ograniczona do nie więcej niż 4 lub 5 Obciążalność wyjściowa bramki określa liczbę wejść bramki, które można dołączyć do wyjścia danej bramki Margines zakłóceń Maksymalne zewnętrzne napięcie, które nie spowoduje niepożądanych zmian na wyjściu układu Opóźnienie propagacji czas przeniesienia sygnału wejściowego na wyjście układu Moc rozpraszania określana przez moc pobieraną zeźródła i traconą przez bramkę 20 10

11 Obciążalność wejściowa 21 Obciążalność wyjściowa Każde wejście bramki sterowanej stanowi obciążenie wyjścia bramki sterującej, mierzone w standardowych jednostkach Przykład: Obliczyć obciążenie 4-wejściowej bramki NAND jeżeli jej wyjście jest połączone z następującymi wejściami bramek: 4-wejściowy NOR 0,8 standardowego obciążenia 3-wejściowy NAND 1,0 standardowego obciążenia inwerter 1,0 standardowego obciążenia t pd = 0,07 + 0,021 * SL [ns] Suma standardowych obciążeń sterowanych przez bramkę t pd = 0,07 + 0,021 * (0,80+1,00+1,00) = 129 ns 22 11

12 Opóźnienie propagacji czas propagacji sygnału do stanu niskiego na wyjściu czas propagacji sygnału (opóźnienie) Źródło: na podstawie Podstawy projektowania układów logicznych i komputerów czas propagacji sygnału do stanu wysokiego na wyjściu 23 Modele opóźnień Opóźnienie transportowe (ang. transport delay TD) zmiana sygnału wyjściowego stanowiąca odpowiedź na zmianę sygnału wejściowego pojawia się po określonym opóźnieniu propagacji. Opóźnienie inercyjne (ang. inertial delay ID) podobne do TD, z wyjątkiem sytuacji, gdy zmiana wejścia powodowałaby konieczność zmiany stanu na wyjściu dwukrotnie w przedziale czasu mniejszym niż tzw. czas pochłaniania (ang. rejection time), wówczas pierwsza z tych zmian nigdy nie wystąpi na wyjściu

13 Modele opóźnień Opóźnienie propagacji Czas pochłaniania Źródło: Podstawy projektowania układów logicznych i komputerów 25 Układy TTL Układy TTL (Transistor-Transistor Logic) zbudowane z bipolarnych tranzystorów, są zasilane napięciem stałym 5 V. Sygnał TTL jest niski (logiczne "0"), gdy potencjał ma wartość od 0 V do 0,8 V w odniesieniu do masy, wysoki (logiczna "1") przy wartości potencjału między 2 a 5 V. Większość współcześnie produkowanych układów TTL jest oparta na diodach Schottky'ego, a nie na tranzystorach i powinna być raczej zaliczana do DTL (Diode-Transistor Logic)

14 Odmiany układów TTL L (Low power) wersja o małym poborze mocy, ale wolniejsza od standardowej; nigdy nie zyskała popularności, gdyż została niemal natychmiast zastąpiona układami CMOS serii H (High speed) wersja szybsza od standardowej, ale o większym poborze mocy niż standardowa. Większą szybkość uzyskano przez zastosowanie 2x mniejszych rezystorów, co spowodowało szybsze przełączanie tranzystorów. S (Schottky) odmiana szybka, której tranzystory zawierają dodatkową diodę Schottky ego włączoną równolegle do złącza kolektor-baza i zabezpieczającą tranzystor przed nasyceniem, co powoduje dużo szybsze przechodzenie tranzystora ze stanu przewodzenia do zatkania. 27 Odmiany układów TTL AS (Advanced Schottky) ulepszona seria S, charakteryzuje się jeszcze większą szybkością działania. LS (Low power Schottky) wersja S o znacznie niższym poborze prądu, zbliżonym do standardowej bramki; główna seria układów TTL, stosowana w większości zastosowań. ALS (Advanced Low power Schottky) unowocześniona seria LS, z mniejszym poborem mocy. F (Fast) nowoczesna, najszybsza seria TTL

15 Częstotliwości graniczne układów cyfrowych S bardzo szybka (Schottky) LS- małej mocy, bardzo szybka (Low power Schottky) F bardzo bardzo szybka (Fast) AS ulepszona, bardzo szybka (Advanced Schottky) ALS- ulepszona małej mocy, bardzo szybka (Advanced Low power Schottky) 29 Odmiany układów Układy w technologii CMOS produkowane są zgodnie końcówkowo z TTL, o takich samych oznaczeniach, wyróżniane literami C, AC, HCT, HC itp., np.: 74HC00. Dodatkowo układy CMOS HCT mają takie same poziomy stanów logicznych jak TTL, przez co można je łączyć ze sobą. Układy TTL mają większy pobór prądu niż układy wykonane w technologii CMOS Układy TTL są szybsze od układów CMOS 30 15

16 Oznaczenia układów CMOS Przykład: HCA712S34 Pierwsza litera oznaczenia określa sposób wykonania według następujących reguł: U - układ półprzewodnikowy, monolityczny, bipolarny, H - układ hybrydowy, M - układ półprzewodnikowy, monolityczny, unipolarny. Druga litera oznaczenia określa rodzaj ogólnej funkcji układu scalonego: C - układy cyfrowe, L - układy analogowe, R - inne układy scalone. 31 Oznaczenia układów scalonych Trzecia litera określa przeznaczenie układu scalonego: A - do zastosowań specjalnych, Y - do zastosowań profesjonalnych, T - do zastosowań profesjonalnych o podwyższonej niezawodności, Q - do zastosowań specjalnych o podwyższonej niezawodności, X - prototypowe, doświadczalne lub na zamówienia. brak litery do zastosowań w sprzęcie powszechnego użytku

17 Oznaczenia układów scalonych Pierwsza cyfra określa zakres dopuszczalnej temperatury otoczenia podczas pracy w C: 4 - od -55 do od -35 do od -40 do od 0 do od -25 do Oznaczenia układów scalonych Druga, trzecia, czwarta lub piąta cyfra stanowią liczbę porządkową określającą dany typ układu. Po drugiej cyfrze w oznaczeniach monolitycznych cyfrowych układów scalonych mogą być wprowadzone litery określające serię układu: H - seria szybka, S - seria bardzo szybka, brak litery - seria standardowa 34 17

18 Zakłócenia w systemie cyfrowym Zakłóceniami nazywamy niepożądane sygnały elektryczne występujące na połączeniach w systemie. Powstają na wskutek przełączania bramek, a przenoszone są poprzez promieniowanie elektromagnetyczne albo przez związane z przełączaniem fluktuacje napięcia zasilającego. Źródło zakłóceń może być poza systemem. Układy cyfrowe muszą być niewrażliwe na zakłócenia o pewnym poziomie i powinny pracować poprawnie przy ich występowaniu. Margines zakłóceń jest wartością zakłóceń, które nie powodują błędnej pracy elementów systemu. Jest to dopuszczalna wartość napięcia zakłóceń, wyznaczona z różnicy odpowiednich gwarantowanych wartości napięć wyjściowych bramki i akceptowanych dla danych stanów logicznych wartości stanów wejściowych. 35 Źródła zakłóceń napięcia zasilającego, uziemieniowe, przesłuchowe w liniach transmisyjnych, odbiciowe w liniach transmisyjnych, zewnętrzne

19 Marginesy zakłóceń Marginesy zakłóceń wskazują, jaki poziom zakłóceń nie spowoduje błędnego odczytu sygnału wejściowego w najgorszym przypadku. U LI max -U LO max - margines zakłóceń stanu niskiego U HO min -U HI min - margines zakłóceń stanu wysokiego CMOS U DD = + 5 V U LO U LI U HO U HI stany wyjściowe stany wejściowe 37 Napięcia progowe i odporność na zakłócenia 38 19

20 Poziomy napięć układów TTL Wartości gwarantowane poziomów napięć logicznych na wejściu i wyjściu układów TTL, UT próg przełączania bramki 39 Charakterystyki przejściowe bramek TTL 40 20

21 Parametry układów CMOS i TTL 41 Zakresy typowych napięć rodziny CMOS 42 21

22 Podstawowe układy TTL : 4x 2-wejściowe bramki NAND 44 22

23 7402: 4x 2-wejściowe bramki NOR : 6 x inwerter 46 23

24 7408: 4x 2-wejściowe bramki AND : 3x 3-wejściowe bramki NAND 48 24

25 7411: 3x 3-wejściowe bramki AND : 1x 8-wejściowa bramka NAND 50 25

26 Koniec Dziękuję za uwagę 51 26