Opis ćwiczenia. PRZERZUTNIKI. Nazwą "przerzutniki" określa się grupę układów elektronicznych

Transkrypt

1 Opis ćwiczenia. PZEZUTNIKI Nazwą "przerzuniki" określa się grupę układów elekronicznych posiadających jedno albo więcej wejść oraz wyjście, zbudowanych ak, Ŝe poencjał wyjścia, mogący przybierać - na pewien czas - jedną z dwu róŝnych określonych warości, zmienia się pod wpływem impulsu elekrycznego podanego na wejście. Taką zmianę poencjału na wyjściu przerzunika pod wpływem impulsu podanego na wejście nazywamy przerzuem. Przez impuls elekryczny rozumiemy u dwukroną zmianę poencjału: zmianę poencjału z jednej, począkowej warości na drugą i powró poencjału do warości począkowej. Podczas przerzuu warość poencjału wyjścia sosunkowo szybko zmienia się z jednej określonej warości na drugą określoną warość bez moŝliwości zarzymania się na jakiejś warości pośredniej. W przypadku, gdy przerzunik posiada dwa wyjścia, o jedno wyjście jes "zaprzeczeniem" drugiego wyjścia; jeśli przed przerzuem na jednym wyjściu isnieje poencjał niski a na drugim wyjściu poencjał wysoki, o po przerzucie na pierwszym wejściu będzie poencjał wysoki a na drugim wyjściu będzie poencjał niski. ozróŝniamy przerzuniki bisabilne i monosablilne. W przerzuniku bisabilnym kolejne zmiany poencjału wyjścia (czyli przerzuy) zachodzą pod wpływem impulsów podawanych zwykle na dwa wejścia. Isniejąca warość poencjału wyjścia przerzunika bisabilnego nie zmieni się ak długo, dopóki nie zosanie podany na wejście impuls elekryczny powodujący przerzu. Przykładowe zmiany poencjału na wejściach i na wyjściu przerzunika bisabilnego (przedsawionego na rys. a) zosały pokazane na rys. b. To, pod wpływem kórych zboczy impulsów (narasających czy opadających) podawanych na wejście przerzunika zachodzi przerzu, zaleŝy od budowy przerzunika. W przerzuniku monosabilnym przerzu "w jedną sronę" zachodzi pod wpływem impulsu podanego na wejście, przerzu "w drugą sronę" zachodzi samoczynnie po czasie określonym doborem paramerów elemenów znajdujących się w układzie przerzunika. Na określenie dwu róŝnych sanów wyjścia częso uŝywa się nazw "san wysoki" oraz "san niski". Jeśli poencjał wyjścia przerzunika jes bliski poencjałowi masy, o zwykle jes o "san niski"; jeśli poencjał wyjścia jes odległy od poencjału masy, o jes o "san wysoki". W przypadku przerzunika zbudowanego do pracy w układach cyfrowych wyjście przerzunika moŝe znajdować się ylko w sanie logicznym wysokim albo w sanie logicznym niskim. anowi logicznemu wysokiemu (H) zwykle odpowiada poencjał bliski poencjałowi "plusa" zasilania oraz cyfra ""; sanowi logicznemu niskiemu (L) zwykle odpowiada poencjał bliski poencjałowi masy oraz cyfra "".

2 Opis ćwiczenia "Przerzuniki" sr. 2 W układach cyfrowych przerzuniki sanowią waŝną, częso główną zawarość ych układów. Wchodzą one w skład układów zarządzających pracą podzespołów, sanowią zasadnicze składniki liczników oraz rejesrów (w szczególności zw. pamięci cyfrowych). Isnieją róŝne rodzaje przerzuników. a) b) U U We UWe2 We We2 Przerzunik Wy U U UWy c) d) P I I2 CL P I I2 CL ys.. Przerzunik (rys. a), przykładowe zmiany poencjału w czasie na wejściach i wyjściach przerzunika (rys.b, ) oraz symbole ogólne przerzunika cyfrowego (rys. c i d). Na rys. c i d zosały pokazane symbole ogólne przerzunika cyfrowego. Prosoką oznacza układ przerzunika. Narysowany symbol posiada 7 wyprowadzeń. rzałki pokazują kierunek przepływu sygnałów elekrycznych przez wyprowadzenia przerzunika. Nie kaŝdy rzeczywisy przerzunik posiada wszyskie 7 wyprowadzeń. Wejścia P (od słowa "prese")oraz CL (od słowa "clear"; sosuje się akŝe oznaczanie ego wejścia dwiema lierami "CL") sanowią zw. wejścia przygoowujące. Po włączeniu zasilania na wyjściu przerzunika pojawia się san przypadkowy. Podając odpowiedni sygnał na wejście P dokonujemy usawienia przerzunika w san "" - na wyjściu będzie san wysoki (jedynka logiczna) a na wyjściu będzie san niski (zero logiczne). Podając sygnał na wejście CL dokonujemy wyzerowania przerzunika - na wyjściu będzie san niski (zero logiczne) a na wyjściu będzie san wysoki (jedynka logiczna). Działanie wejść przygoowujących nie zaleŝy od sanu innych wejść. Wejścia P i CL bywają akŝe określane słowami odpowiednio "ET" (usaw) oraz "EET" (kasuj). KaŜdy przerzunik posiada dwa wyjścia. Przyjęło się oznaczanie wyjść przerzunika symbolami oraz ("zaprzeczenie "). Wejścia I i I2 są zw. wejściami informacyjnymi (nie kaŝdy przerzunik posiada dwa wejścia informacyjne). Od sanów logicznych na ych wejściach zaleŝy

3 Opis ćwiczenia "Przerzuniki" sr. 3 san wyjścia przerzunika. Wejście jes zw. wejściem akującym (inaczej wejściem zegarowym). Przerzuniki posiadające akie wejścia nazywane są przerzunikami synchronicznymi. Jeśli przerzunik nie posiada wejścia akującego, o san wyjścia zmienia się naychmias po podaniu odpowiedniej kombinacji sanów na wejścia informacyjne. Jeśli przerzunik posiada wejście akujące, o, aby zmienił się san wyjścia przerzunika, oprócz podania odpowiedniej kombinacji sanów na wejścia informacyjne porzebne jes podanie sygnału na wejście. an wyjścia przerzunika zmienia się w momencie wysąpienia (dokładniej: "uŝ po wysąpieniu") impulsu na wejściu akującym. Wejście czasem jes oznaczane specjalnym znakiem graficznym (rys. b), sosuje się akŝe oznaczanie go jedną liera "C". Z oznaczeń wyjść przerzuników wynika, Ŝe san logiczny na jednym wyjściu przerzunika jes przeciwny w sosunku do sanu na drugim wyjściu. Tak zwykle bywa, ale nie zawsze. Podając zera logiczne na oba wejścia przerzunika pokazanego na rys. 2a (albo jedynki logiczne na wejścia przerzunika pokazanego na rys. 2b) spowodujemy, Ŝe na obu wyjściach przerzunika będzie en sam san logiczny. Przypadek, gdy oba sany są sobie równe nazywa się sanem "zabronionym" przerzunika. W produkowanych układach zawierających przerzuniki ze względów "oszczędnościowych" - mniejsza ilość wyprowadzeń oznacza mniejszy rozmiar układu - mogą być wyprowadzone na zewnąrz ylko wyjścia jednego rodzaju, np. ylko wyjścia przerzuników. Na rys. 2 zosały pokazane schemay dwu prosych przerzuników. ą o zw. przerzuniki (nazwa pochodzi od słów "rese" i "se"). Na rys. 2a zosał pokazany schema przerzunika zbudowanego z bramek NAND. Na rys. 2c zosał pokazany schema przerzunika zbudowanego z bramek NO. Zamieszczone ablice przejść zawierają informacje o sanie wyjść przerzuników po podaniu róŝnych kombinacji sanów logicznych na ich wejściach. Przerzuniki przedsawione na rys. 2 są przerzunikami asynchronicznymi. W przerzunikach ych zmiana sanu wyjścia - jako konsekwencja odpowiedniej zmiany sanów na wejściach - nasępuje uŝ po zmianie sanów na wejściach. Czas, jaki upływa pomiędzy zmianą sanów na wejściu a zmianą sanu wyjścia nazywamy "czasem propagacji sygnału" (z wejścia na wyjście przerzunika). Działanie przerzuników moŝna dokładnie poznać, dokonując logicznej analizy zmian sanów na ich wyjściach pod wpływem rozmaiych kolejności zmian sanów logicznych na wejściach albo budując konkrene przerzuniki i noując zachowania się sanów wyjść pod wpływem zmian sanów logicznych na ich wejściach.

4 Opis ćwiczenia "Przerzuniki" sr. 4 a) b) s. n. b. z. c) d) b. z. s. n. e) Objaœnienia do ablic przejœæ: s. n. - san wejœæ niedozwolob. z. - san wyjœæ bez zmian. ny (zabroniony), ys. 2. Przerzuniki niesynchroniczne : zbudowany z bramek NAND (rys. a) oraz jego ablica przejść (rys. b), zbudowany z bramek NO (rys. c) oraz jego ablica przejść (rys. d) oraz symbol przerzunika (rys. e). Prose przerzuniki częso wykorzysuje się do generowania impulsów o pojedynczych zboczach, wyzwalanych sykami elekrycznymi. Jeśli np. naciśnięcie przycisku ma spowodować jednokroną zmianę ze sanu na san, o np. układ pokazany na rys. 3a nie da poprawnych rezulaów, a o dlaego, Ŝe w momencie naciskania (a akŝe zwalniania) przycisku, między innymi z powodu drgań mechanicznych syków, układ generuje serię impulsów. Jeśli rozparywany układ sanowi fragmen klawiaury numerycznej słuŝący do wprowadzania do jakiegoś urządzenia cyfrowego np. cyfry "5", o jednokrone naciśnięcie przycisku zamias wprowadzenia liczby 5 moŝe spowodować wprowadzenie liczby 555. ysunek 3b pokazuje schema układu działającego poprawnie. Podczas serii impulsów generowanych przez syki juŝ pierwszy znaczący impuls wygenerowany przez złączane syki spowoduje zmianę sanu przerzunika. Podczas rozłączania syków san przerzunika nie zmienia się.

5 Opis ćwiczenia "Przerzuniki" sr. 5 +5V +5V a) b) przycisk przycisk do urządzenia cyfrowego V V do urządzenia cyfrowego ys. 3. Prymiywny oraz ulepszony układ generowania sygnałów cyfrowych oraz przebiegi w czasie generowanych sygnałów przez e układy: a - układ działający niepoprawnie, b - układ działający poprawnie. Poza usprawnianiem pracy układów cyfrowych serowanych sykami elekrycznymi przerzuniki wchodzą w skład rozmaiych innych układów cyfrowych. Produkowane przerzuniki JK oraz przerzuniki D, kóre sanowią obieky badań w niniejszym ćwiczeniu, zawierają w swoich srukurach pary bramek NO, czy eŝ NAND, worzące przerzuniki. Na rys. 4 mamy schemay synchronicznych przerzuników. Zmiana sanu na wyjściu nasępuje w nich nie bezpośrednio po zmianie sanu na wejściu, ale dopiero po wysąpieniu odpowiedniego sygnału na wejściu zegarowym. Dlaego "po" a nie "w momencie" wysąpienia odpowiedniego zbocza na wejściu zegarowym, gdyŝ uaj mamy do czynienia z opóźnieniem związanym z czasem propagacji sygnału z synchronizującego wejścia na wyjście przerzunika. Zmiany sanu wyjścia przerzuników nasępują uŝ po wysąpieniu pierwszego zbocza sygnału: dodaniego dla przerzuników przedsawionych na rys. 2a i 2b i ujemnego - dla przerzuników przedsawionych na rys. 2d i 2e. Tablice przejść zawierają informacje o sanie wyjścia przerzunika po wysąpieniu sygnału na wejściu zegarowym (n+) podczas isnienia na wejściach informacyjnych sanów n i n. n oznacza san wyjścia przed podaniem sygnału na wejście zegarowe.

6 Opis ćwiczenia "Przerzuniki" sr. 6 a) d) b) e) s. n. c) n n n+ f) n n n+ n s. n. ys. 4. ynchroniczne przerzuniki oraz ablice przejść: ablica c - dla przerzuników z rys. a oraz b, ablica f - dla przerzuników z rys. d oraz e. n ys. 5. ymbol synchronicznego przerzunika. Układy przedsawione na rys. 4 posiadają dwuprzewodowe wejścia oraz jednoprzewodowe wejścia akujące. Jeśli np. w układzie przedsawionym na rys. 4a na wyjściu jes san a na wyjściu jes san, o san przerzunika moŝna zmienić usalając na wejściu san a na wejście san i - nasępnie - podając na wejście impuls dodani. an wyjść przerzunika zmieni się w momencie wysąpienia narasającego zbocza dodaniego impulsu na wejściu. Uwzględniając czas propagacji sygnału przez przerzunik zamias "...w momencie wysąpienia narasajacego zbocza..." powiemy: "...uŝ po wysąpieniu

7 Opis ćwiczenia "Przerzuniki" sr. 7 narasajacego zbocza...". Układ przedsawiony na rys. 4b wymaga podawania ujemnych impulsów akujących. ysunki 4c i 4d przedsawiają układy, będące "zwierciadlanymi odbiciami" układów przedsawionych na rys. 4a i 4b. W układzie "zwierciadlanym" san niski odpowiada sanowi wysokiemu w układzie "macierzysym" a san wysoki - sanowi niskiemu. Aby na wyjściu układów przedsawionych na rys. 4 nie wysąpił san "zabroniony", na wejściach i powinny być róŝne sany podczas podawania impulsu akującego na wejście. MoŜliwe są akie rozwiązania serowania wejść przerzunika, Ŝe san "zabroniony" nigdy nie wysąpi. Na rys. 6 mamy przykład akiego układu. Jes o układ z rys. 4b z dołączonym elemenem zaprzeczenia logicznego. Układ en, nazywany przerzunikiem ypu "lach" (zarzask) jes wykorzysywany w układach pamięających. Dzięki elemenowi zaprzeczenia logicznego na dolne wejścia bramek AND (są o odpowiedniki wejść i w układzie na rys 4b) sale są podawane dwa róŝne "względem siebie" sany logiczne. Układ ma dwa wejścia: wejście danych (We inf.) oraz wejście zagarowe (). Podając odpowiedni sygnał (u impuls dodani) na wejście zegarowe powodujemy "przepisanie" do przerzunika cyfry ( albo ) znajdującej się w ym czasie na wejściu danych. JeŜeli zapamięana przez układ poprzednia cyfra była inna, niŝ wprowadzana, o podczas wprowadzania nowej cyfry san wyjść przerzunika zmienia się. Pamięaną cyfrę reprezenuje wpros san wyjścia a jako jej zaprzeczenie - san wyjścia. We inf. ys. 6. chema przerzunika "lach". Jeśli w układzie z rys. 6 przerzunik, worzony przez bramki NO, znajduje się w sanie "" (zn. na wyjściu isnieje san logiczny a na wyjściu san ) i gdy - podczas obecności na wejściu danych sanu - na wejściu zmieniamy san logiczny z "" na "", o san przerzunika naychmias zmieni się na przeciwny; po zmianie na wyjściu będzie san "" a na wyjściu san "". Gdy nasępnie, podczas obecności na wejściu danych sanu, zmienimy na wejściu san logiczny z "" na "", o san przerzunika znów się zmieni. Wysąpienie dodaniego zbocza sygnału na wejściu powoduje wprowa-

8 Opis ćwiczenia "Przerzuniki" sr. 8 dzenie do przerzunika sanu (cyfry) z wejścia danych. MoŜemy o samo sformułować inaczej: dodani impuls na wejściu danych powoduje "przepisanie" informacji z wejścia danych na wyjście. MoŜliwy jes akŝe układ, będący "zwierciadlanym odbiciem" układu z rys. 6, w kórym bramki AND są zasąpione bramkami O a bramki NAND - bramkami NO. W akim przerzuniku przepisanie informacji z wejścia na wyjście zachodzi po wysąpieniu zbocza ujemnego sygnału na wejściu zegarowym. Przerzunik "lach" bywa czasem błędnie nazywany przerzunikiem ypu "D". Wejście "We inf." w ym przerzuniku częso jes oznaczene lierą D. a) D CLEA b) D ET ys. 7. chema przerzunika D: bez wejść usawiających (rys. a) oraz z wejściami usawiającymi (rys. b). chema przerzunika D zosał pokazany na rys. 7. W przerzuniku D, podobnie zreszą jak i w przerzuniku "lach", informacja (konkreny san logiczny) podawana na wejście danych pojawia się na wyjściu układu uŝ po podaniu odpowiedniego sygnału na wejście akujące. ysunek 7a przedsawia schema prosszy przerzunika D - bez wejść "CLEA" i "ET". ysunek 7b przedsawia schema przerzunika z ymi wejściami. Przerzunik D jes w działaniu podobny (poza jednym wyjąkiem) do układu przedsawionego na rys. 6. W układzie przedsawionym na rys. 6 podczas rwania sanu na wejściu zegarowym san z wejścia danych jes przenoszony na wyjście (dokładnie na wyjście ) układu; jeśli podczas rwania sanu na wejściu zegarowym san na wejściu danych zmienia się, o ak samo zmienia się san wyjścia układu. W przerzuniku D san wyjścia układu moŝe zmienić się ylko w momencie (dokładniej: "uŝ po") wysąpienia dodaniego zbocza sygnału cyfrowego na wejściu zegarowym.

9 Opis ćwiczenia "Przerzuniki" sr. 9 Kreski nad napisami "CLEA" oraz "ET" (na rys. 7b) oznaczają, Ŝe usawień zera albo jedynki dokonujemy podając san niski (cyfrę zero) na odpowiednie wejście. Wejścia zerujące bywają akŝe oznaczane słowem "EET", wejścia usawiające bywają oznaczane akŝe słowem "PEET". Układy przedsawione na rys. 7 działają poprawnie, jeśli na wejście podaje się impulsy o sromych zboczach - wedy zmiana sanu wyjścia przerzunika moŝe zachodzić ylko podczas zmiany sanu z na na wejściu (zn. podczas zbocza narasającego impulsu na wejściu ). Dla impulsów akujących o zboczach "długorwałych" zmiana sanu mogła zachodzić akŝe podczas zbocza opadającego impulsu na wejściu. Prawdopodobnie podczas "długorwałego" sanu pośredniego (pomiędzy a ) na wejściu kóraś z bramek zaczynała generować drgania i pojawiał się przebieg równowaŝny w rezulacie z wysąpieniem w danym momencie zbocza narasającego na wejściu. Przerzuniki D są produkowane fabrycznie. Układ scalony UCY7474 zawiera dwa przerzuniki D zbudowane wg rys. 7b. Z przerzunika D przez połączenie wyjścia z wejściem D orzymuje się zw. dwójkę liczącą, w kórej san na wyjściu zmienia się po kaŝdej zmianie sanu na wejściu z "" na "". Układ przedsawiony na rys. 6 moŝna przebudować ak, aby pełnił rolę przerzunika D. ys. 8 przedsawia ideę ej przebudowy. ygnał z wejścia zegarowego jes podawany na bramki AND nie bezpośrednio, ale przez specjalny układ U (moŝe o być przerzunik monosabilny albo układ pokazany na rys. 7), kóry pod wpływem zmiany na jego wejściu sanu z "" na "" generuje króki impuls dodani. Impuls en jes podawany na bramki AND. Podczas zmiany z "" na "" układ U nie powinien generować impulsu. Jeśli czas rwania ego impulsu będzie niewiększy od czasu, jaki upływa pomiędzy momenem wysąpienia dodaniego zbocza impulsu na wyjściu układu U a momenem zmiany sanów logicznych na wyjściu przerzunika, o układ będzie miał cechy przerzunika D i będzie moŝliwe uworzenie z niego poprawnie działającej dwójki liczącej. Warunek en wynika sąd, Ŝe przy połączonym wyjściu z wejściem danych, gdy na górnym wejściu bramki B isnieje san wysoki, powsaje w układzie ujemne sprzęŝenie zwrone, wymuszające szybko wysąpienie na niekórych wejściach i wyjściach elemenów logicznych worzących układ (w ym na wyjściach i ) sanów pośrednich pomiędzy sanem logicznym wysokim a sanem logicznym niskim. Gdy w akiej syuacji san na górnym wejściu bramki B zmieniłby się na niski, san na wyjściu przerzunika, jakkolwiek prawidłowy (san na wyjściu byłby inny niŝ na wyjściu ) byłby przypadkowy - nie moŝna określić, na kórym wyjściu przerzunika byłby san wysoki a na kórym niski. an pośredni moŝemy obserwować, gdy np. w elemencie zaprzeczenia logicznego połączymy wyjście z wejściem. Bywa eŝ ak, Ŝe formalnie ujemne sprzęŝęnie zwrone, dla wysokich częsości saje się

10 Opis ćwiczenia "Przerzuniki" sr. dodanim sprzęŝeniem zwronym z powodu przesunięć fazowych sygnału przez poszczególne elemeny worzące pęlę sprzęŝenia i układ, zamias rwać w sabilnym "sanie pośrednim" saje się generaorem drgań wysokiej częsości. Gdy z powodu ujemnego sprzęŝenia zwronego na wyjściach układu zbudowanego z elemenów cyfrowych wysępują sany pośrednie, o układ przesaje być przerzunikiem. U We inf. B B3 B2 B4 ys. 8. MoŜliwy schema poprawnie działającego przerzunika D. a) B b) Wy We C D A ys.9. chema układu do orzymywania krókorwałych impulsów (rys.a) oraz przebiegi napięcia w róŝnych punkach układu (rys. b). ysunek przedsawia symbole przerzunika D. ysunek a przedsawia symbol przerzunika posiadającego wejście danych D, wejście zegarowe oraz wyjścia i. A B C D a) b) c) D P D CL P D CL d) D n+ ys.. ymbole oraz ablica przejść przerzunika D. Na rysunkach b i c widzimy symbole przerzuników D posiadających oprócz wejść D i akŝe wejścia usawiające (P - prese) oraz wejścia kasujące (CL - clear). W przerzuniku przedsawionym na rys. 6b usawienie, zn. wymuszenie sanu na wyjściu (na wyjściu zawsze jes san przeciwny do sanu na wyjściu ) albo wyzerowanie

11 Opis ćwiczenia "Przerzuniki" sr. (wymuszenie sanu na wyjściu ) dokonywane jes podaniem sanu na odpowiednie wejście; w przerzuniku przedsawionym na rys. c usawienie albo wyzerowanie przerzunika dokonywane jes podaniem sanu - informują o ym kółeczka przy wejściach. Kółeczko przy symbolu wejścia oznaczałoby "przepisywanie" sanu isniejącego na wejściu D na wyjście przerzunika zboczem ujemnym sygnału podawanego na wejście zegarowe. Nie kaŝdy przerzunik D posiada zarówno wejście usawiające jak i kasujące. ysunek przedsawia schema logiczny układu UCY 7474, zawierającego dwa przerzuniki D. ys.. chema logiczny układu scalonego UCY7474. Na rys. 2 mamy schemay układów, nazywanych czasami "przerzunikami JK". PoniewaŜ nazwą "przerzunik JK" częściej określa się układy bardziej skomplikowane, układy przedsawione na rys. 2 nazwiemy "uproszczonymi przerzunikami JK". ys. 2a przedsawia schema uproszczonego przerzunika JK bez wejścia akującego. ChociaŜ pod względem zasosowań jes o układ "nielepszy" od prosego przerzunika, o poznanie właściwości ego układu bardzo przydaje się do zrozumienia działania bardziej złoŝonych przerzuników JK. Cechą charakerysyczną przerzuników JK są sprzęŝenia: z wyjścia na wejście isniejącego wewnąrz przerzunika oraz z wyjścia na wejście egoŝ przerzunika - poprzez bramki NAND. przęŝenie pierwsze jes akywne (fakycznie isnieje) wedy, gdy na wejściu J jes san wysoki. przęŝenie drugie jes akywne wedy, gdy na wejściu K jes san wysoki. Jednoczesne podanie na wejścia J i K jedynek logicznych z powodu zamknięej pęli ujemnego sprzęŝenia zwronego prowadzi do powsania sanów pośrednich w układzie. Na wyjściach obu bramek AND w układzie z rys. 2 prawie cały czas jes san logiczny. Jeśli np. na obu wejściach isnieje san logiczny a na wyjściu isnieje san zaś na wyjściu san, o w momencie podania impulsu dodaniego na wejście J (a właściwie o uŝ po wysąpieniu dodaniego zbocza impulsu na wejściu J) nasąpi przerzu

12 Opis ćwiczenia "Przerzuniki" sr. 2 przerzunika. W momencie ego przerzuu na wyjściu górnej bramki AND pojawi się krókorwały impuls dodani. ys. 2b przedsawia przerzunik JK z wejściem akującym (). Przerzu w ym układzie moŝe nasąpić po usawieniu na pewien czas odpowiednich sanów na wejściach J i K (san na wejściu K inny niŝ na wejściu J) i po podaniu w ym czasie dodaniego impulsu na wejście. a) b) J J K K ys. 2. Uproszczony przerzunik JK bez wejścia akującego (rys. a) oraz z wejściem akującym (rys. b). MoŜliwy jes akŝe przerzu po podaniu na oba wejścia: J i K jedynek logicznych; przerzu nasąpi gdy na wejście zegarowe zosanie podany bardzo króki impuls dodani, niedłuŝszy, niŝ czas propagacji sygnału przez układ - ak by nie zdąŝyły wysąpić sany pośrednie w układzie. W układzie z rys. 2a moŝna spowodować przerzu podając bardzo króki impuls dodani na połączone ze sobą wejścia J i K. Najczęściej spoykanymi przerzunikami JK są zw. dwuakowe przerzuniki "JK MATE-LAVE". Na rysunku 3 zosał pokazany schema akiego przerzunika. "Maser" "lave" J B B3 B5 B7 K B2 B4 B6 B8 ys. 3. Przerzunik JK-M. W układzie widzimy dwa przerzuniki. Pierwszy przerzunik worzą bramki B3 i B4, drugi - bramki B7 i B8. Oba są serowane poprzez układy bramek pomocniczych. Pierwszy jes serowany przez

13 Opis ćwiczenia "Przerzuniki" sr. 3 układ bramek B i B2, drugi - przez układ bramek B5 i B6. Pierwszy przerzunik sanowi z bramkami B i B2 zw. część "maser" przerzunika JK. Drugi przerzunik z bramkami B5 i B6 sanowi część "slave" przerzunika JK. Część "slave" przerzunika JK jes serowana sygnałami z wejścia oraz z pierwszego przerzunika. Podczas wysokiej warości poencjału sygnału cyfrowego na wejściu do części "maser" jes wpisywana informacja z wejść J i K. Pojawia się ona na wyjściach bramek B3 i B4; na wyjście bramki B4 jes przepisywany san z wejścia J a na wyjście bramki B3 san z wejścia K. To przepisanie zachodzi juŝ pod koniec zw. pierwszego aku, zn. pod koniec zbocza narasającego sygnału na wejściu. Podczas niskiej warości poencjału sygnału cyfrowego na wejściu informacja z części "maser" jes "przepisywana" do części "slave" i pojawia się na wyjściu przerzunika; na wyjście jes przepisywany san z wyjścia bramki B4 a na wyjście san z wyjścia bramki B3. Przepisanie o zachodzi juŝ pod koniec drugiego "aku", czyli pod koniec zbocza opadającego sygnału na wejściu. Osaecznie w drugim akcie na wyjście jes przenoszony san z wejścia J a na wyjście jes przenoszony san z wejścia K. Jak widzimy, ak w części "maser", jak i w części "slave" rozparywanego przerzunika JK wysępuje "przerzucanie" sanu z wejścia górnej bramki pomocniczej do dolnego wyjścia przerzunika a z wejścia dolnej bramki pomocniczej - do górnego wyjścia przerzunika. Przepisanie do części "maser" informacji z wejść J i K moŝe zajść ylko wedy, gdy san wejścia J jes równy sanowi wyjścia a san wejścia K jes równy sanowi wyjścia " (dlaego, Ŝe do rójwejściowych bramek B i B2 są doprowadzone przewody - odpowiednio - z i ). PoniewaŜ w rozparywanym układzie zawsze san wyjścia jes nierówny sanowi wyjścia ", do części "maser" moŝe być przepisana jedna z dwu kombinacji sanów na wejściach: "J=, K=" albo "J=, K=" a konkrenie a kombinacja sanów wejść J i K, kóra jes w danej chwili odwrona do kombinacji sanów wyjść i. Jeśli np. podczas pierwszego aku = i =, o do części "maser" moŝe być przepisana (z wejść J i K) kombinacja sanów J= i K=. Jeśli na wejściu byłoby "J= i K=", o przez oware wedy bramki B i B2 do części "maser" zosałaby wpisana informacja pochodząca z wyjść i (przypominamy: do bramek B jes doprowadzony przewód z wyjścia, do bramki B2 - z wyjścia ) i - podczas drugiego aku - san na wyjściu przerzunika zmieniłby się. Tak więc dla J=K= nasz przerzunik JK jes dwójką liczącą. A co będzie, jeśli podczas wysokiego poencjału na wejściu będzie: "san J = san " i "san K = san "? - Wedy bramki B i B2 będą zamknięe; na wyjściach ych bramek będzie wedy san niski () i san wyjść bramek B3 i B4 nie będzie się zmieniał. Podobna syuacja będzie akŝe, gdy na wejściu J i na wejściu K będzie san niski (cyfra ).

14 Opis ćwiczenia "Przerzuniki" sr. 4 Wsród przerzuników JK isnieje specjalna klasa ych przerzuników, zw. "wyzwalane poziomem". W skład dwuakowych przerzuników JK wyzwalanych poziomem wchodzą bramki specjalnie zaprojekowane ak, Ŝe przedział poencjału na wejściu, dla kórego są oware bramki B i B2 jes inny (rozłączny), niŝ przedział poencjału, dla kórego są oware bramki B5 i B6. Oczywiście bramka AND (a akŝe NAND) jes wedy zamknięa, gdy na jednym z jej wejść jes san niski, bramka O (a akŝe NO) jes wedy zamknięa, gdy na jednym z jej wejść jes san wysoki. A jak fakycznie jes, gdy na jednym z wejść isnieje san pośredni? OóŜ dla bramek sandardowych isnieje aki przedział warości poencjału, przy kórym są oware (nie zamknięe całkowicie) jednocześnie bramki AND i O. Przez specjalne zaprojekowanie paramerów bramek B i B2 oraz B5 i B6 osiąga się syuację, Ŝe w bramkach B i B2 zakres poencjału odpowiadający sanowi niskiemu na ich wejściach jes rozciągnięy poza sandardowe warości, np. z przedziału "od -,5V do +.8V" do przedziału "od -.5V do,5v" zaś w bramkach B5 i B6 zakres poencjału odpowiadający sanowi wysokiemu na ich wejściach jes rozciągnięy z przedziału "od +2V do +5,5V" np. do przedziału "od +V do +5,5V". W en sposób przedział poencjału na wejściu od +V do +,5V dla bramek B i B2 będzie jeszcze sanem niskim zaś dla bramek B5 i B6 juŝ sanem wysokim. Taka przeróbka bramek jes konieczna do prawidłowego funkcjonowania całego układu, gdy na wejście C i na wejście K będzie podawany jednocześnie san wysoki. Gdyby ak się zdarzyło, Ŝe są oware jednocześnie bramki B i B2 oraz B5 i B6, o wysąpiłoby w układzie ujemne sprzęŝenie zwrone, wymuszające na wejściach i wyjściach bramek sany pośrednie pomiędzy sanami wysokimi a niskimi, co mogłoby prowadzić osaecznie do pojawiania się przypadkowych sanów na wyjściu przerzunika. Bramki B i B2 są oware przy poencjale wyŝszym, niŝ bramki B5 i B6. Gdy na wejściu jes poencjał bliski zeru, są zamknięe bramki B i B2 a oware bramki B5 oraz B6 i wedy informacja z części "maser" jes przenoszona na wyjście przerzunika. Gdy poencjał na wejściu rośnie, nasępuje okres zamknięcia bramek B, B2, B5 i B6. Nasępnie zaczyna się okres owarcia bramek B i B2 (bramki B5 i B6 w ym czasie są zamknięe) i informacja isniejąca na wejściu przerzunika (wejścia J i K) jes wpisywana do części "maser" - na wyjścia bramek B3 i B4, kóre sanowią wyjście części "maser". Jeśli podczas rwania na wejściu poencjału wysokiego (jedynki logicznej) informacja znajdująca się na wejściu przerzunika (przewody J i K) zmienia się, o zmienia się odpowiednio san wyjścia części "maser". Po pewnym czasie od rozpoczęcia się na wejściu zbocza opadającego znów nasąpi się okres zamknięcia bramek. W części "maser" zosanie zachowana informacja, kóra była w niej w momencie ropoczęcia okresu zamknięcia bramek B i B2. Po okresie zamknięcia bramek B, B2, B5 i

15 Opis ćwiczenia "Przerzuniki" sr. 5 B6 nasępuje okres owarcia bramek B5 i B6 i wedy informacja z wyjścia części "maser" jes przenoszona do części "slave", czyli na wyjście przerzunika. Ze względu na o, Ŝe momeny, w kórych informacje są "przepisywane" do poszczególnych części przerzunika zaleŝą - sciśle rzecz biorąc - ylko od warości poencjału wejścia, opisany przerzunik jes nazywany "przerzunikiem synchronicznym wyzwalanym poziomem". W przypadku przerzuników wyzwalanych poziomem impulsy podawane na wejścia nie muszą mieć sromych zboczy, ak jak w przypadku przerzuników wyzwalanych zboczem (zn. przerzuników zwykłych). Zby króki (np. dla przerzunika UCY krószy, niŝ 2 ns) czas rwania dodaniego impulsu na wejściu nie spowoduje przerzuu w przerzuniku. ysunek 4 przedsawia inny, równowaŝny układowi z rys. schema przerzunika JK. "Maser" "lave" J B B3 B5 B7 K B2 B4 B6 B8 ys. 4. Przerzunik JK-M. Na rys. 5 zosał pokazany schema przerzunika JK, w kórym w obu częściach ("maser" i "slave") podczas wpisywania informacji do przerzuników nie ma "przerzucania" sanu z wejścia górnej bramki pomocniczej do dolnego wyjścia przerzunika - a o dlaego, Ŝe "odwracające" działania przerzuników są kompensowane przez "odwracające" działania bramek pomocniczych (zaprzeczenia iloczynów). Np. san z wejścia J jes przepisywany na wyjście bramki B3 a san z wejścia K - na wyjście bramki B4. "Maser" "lave" J B B3 B5 B7 K B2 B4 B6 B8

16 Opis ćwiczenia "Przerzuniki" sr. 6 ys. 5. Przerzunik JK-M. JK. ysunek 6 przedsawia symbol oraz ablicę przejść przerzunika a) P J K CL J K b) n+ n n ys. 6. ymbol oraz ablica przejść przerzunika JK. MoŜliwe jes, zasępując bramki AND i NAND bramkami - odpowiednio - O i NO zaś bramki O i NO bramkami - odpowiednio - AND i NAND, zbudowanie układu będącego "zwierciadlanym odbiciem" układu np. z rys. 3. Wedy impulsom dodanim na wejściu w układzie przedsawionym na rys. 3 będą odpowiadać impulsy ujemne; podanie sanu niskiego na wejścia J i K spowoduje, Ŝe ak "zwierciadlany" układ będzie dwójką liczącą. We wszyskich przerzunikach JK wyzwalanych poziomem przedział poencjału (chodzi o poencjał na wejściu ), dla kórych przewodzi para bramek B i B2 musi być rozłączny z przedziałem poencjału, dla kórego przewodzi para bramek B5 i B6. Dokładne zbadanie działanie przerzunika JK jes jednym z punków ćwiczenia. Na rys. 7 zosał pokazany schema logiczny układu UCY7476, zawierającego dwa przerzuniki JK. ys. 7. chema logiczny układu scalonego UCY7476. Łącząc w przerzuniku JK ze sobą wejścia J i K, orzymujemy przerzunik T. Połączone ze sobą wejścia J i K sanowią wejście T powsałego w en sposób przerzunika T (rys. 8a). Przerzunikami T

17 Opis ćwiczenia "Przerzuniki" sr. 7 nazywane są akŝe przerzuniki JK uproszczone, w kórych wejściami T są połączone ze sobą wejścia J i K (akŝe uproszczone przerzuniki JK nie posiadające wejścia akującego - ogólnie układy powsałe z przerzuników synchronicznych, w kórych wejścia i połączono z wyjściami - odpowiednio - - i ). Dołączając do przerzunika JK elemen zaprzeczenia logicznego, orzymujemy przerzunik D. ys. 8b pokazuje jak o zrobić. T a) b) J K D J K T. ys. 8. Przekszałcanie przerzunika JK na przerzuniki T oraz D. ysunek 9 przedsawia symbole oraz ablicę przejść przerzunika a) P b) T CL P T CL c) T n+ n n ys. 9. ymbole oraz ablica przejść przerzunika T. Przerzuniki JK z połączonymi wejściami J i K moŝemy spokać w układach scalonych sanowiących liczniki. Oprócz przerzuników, w kórych kaŝda zmiana sanu na wyjściu jes wymuszana odpowiednim sygnałem na wejściu isnieją układy czasowe noszące nazwę "przerzuników monosabilnych". Układy e słuŝą do generowania impulsów o określonym czasie rwania. Począek generowanego impulsu w akim układzie jes wymuszany sygnałem podawanym na wejście. Czas rwania impulsu jes określony przez warości pojemności kondensaora i oporu opornika dołączanych do układu. Układy czasowe sanowią przedmio badań w osobnym ćwiczeniu. Dla uzyskania bardzo krókich impulsów moŝe być akŝe wykorzysana róŝnica czasu przejścia sygnału elekrycznego przez róŝne obieky. Przykład akiego układu, złoŝonego z bramki AND oraz linii opóźniajacej i odwracającej sygnał zosał pokazany na rys. 9. Jako linię opóźniającą i odwracającą sygnał najprościej jes zasosować nieparzysą liczbę elemenów zaprzeczenia. Na wyjściu układu mamy sygnał składający się z prosokąnych impulsów o czasie rwania równym róŝnicy czasów dojścia fali do obu wejść bramki i o częsości równej częsości

18 Opis ćwiczenia "Przerzuniki" sr. 8 fali prosokąnej doprowadzanej z generaora do naszego układu. Jeśli w miejscu bramki AND zasosowalibyśmy bramkę NAND, o na wyjściu układu orzymalibyśmy impulsy ujemne.

19 Opis ćwiczenia "Przerzuniki" sr. 9 Plan ćwiczenia. W ćwiczeniu badamy przerzuniki zbudowane z bramek TTL oraz przerzuniki sanowiące zawarość układów TTL. anowi niskiemu L (cyfra ) odpowiada zakres napięć od -,5V do +,8V, zaś sanowi wysokiemu H (cyfra ) odpowiada zakres napięć od +2V do +5,5V. Poencjał zero (masa) jes poencjałem ujemnego bieguna zasilania układów TTL.. Wykorzysując układ scalony UCY74 (albo jego odpowiednik), zbudować przerzunik przedsawiony na rys. 2a. Zbadać zaleŝność sanów wyjść przerzunika od nasępujących po sobie sanów wejść, przedsawionych na rys. 2. a) b) c) ys. 2. Przebiegi sanów logicznych w czasie na wejściach i przerzunika, pozwalające na zbadanie działania przerzunika. Wyniki naleŝy przedsawić w posaci wykresów przebiegów czasowych sanów logicznych na wyjściach oraz, umieszczonych poniŝej kaŝdej pary wykresów przebiegów sanów logicznych na wejściach przerzunika. Do wejść układu doprowadzamy sygnały z generaora ręcznego, w kórym zmiany sanów logicznych dokonujemy za pomocą przycisków.

20 Opis ćwiczenia "Przerzuniki" sr Wykorzysując układ scalony UCY742 (albo jego odpowiednik), zbudować przerzunik przedsawiony na rys. 2c. Zbadać zaleŝność sanów wyjść przerzunika od nasępujących po sobie sanów wejść, przedsawionych na rys. 2. a) b) c) ys. 2. Przebiegi sanów logicznych w czasie na wejściach i przerzunika, pozwalające na zbadanie działania przerzunika. Wyniki naleŝy przedsawić w posaci wykresów czasowych. Do wejść układu doprowadzamy sygnały z generaora ręcznego, w kórym zmiany sanów logicznych dokonujemy za pomocą przycisków. 3. Zaprojekować i zbudować układ przerzunika D przedsawiony na rys. 7a. Do budowy uŝyć dwu układów scalonych UCY74 zawierające po czery dwuwejściowe bramki NAND. W miejsce rójwejściowej bramki NAND zasosować układ złoŝony z rzech dwuwejściowych bramek NAND będący jej równowaŝnikiem. Przekszałcić zbudowany przerzunik na dwójkę liczącą, łącząc wyjście z wejściem D. prawdzić działanie orzymanego w en sposób układu. Prawidłowe działanie dwójki liczącej będzie powierdzeniem poprawności budowy przerzunika. Przerwać połączenie wyjścia z wejściem D i zbadać działanie przerzunika D, przedsawiając na wykresach czasowych przebiegi sanów logicznych na jego wejściach i wyjściach. Przebiegi sanów wejściowych do ego punku ćwiczenia

21 Opis ćwiczenia "Przerzuniki" sr. 2 przedsawia rys. 22. Przedsawić akŝe wykresy przebiegów czasowych ilusrujących działanie orzymanej w ym punkcie ćwiczenia dwójki liczącej. D ys. 22. Przebiegi na wejściach przerzunika D zbudowanego z dwu układów scalonuch UCY74 pozwalające na zbadanie przerzunika. 4. Zbadać zaleŝność sanów wyjść przerzunika JK od przebiegów sanów na jego wejściach. Do badań wykorzysujemy połówkę układu scalonego UCY7476 (albo jego odpowiednika) zamonowanego na płyce z gniazdkami. Na wykresach czasowych przedsawić zaleŝności przebiegów sanów logicznych na wyjściach od przebiegów sanów logicznych na wejściach przerzunika, ilusrujące działanie wejść J, K, oraz CLEA i ET. Przebiegi sanów wejściowych do ego punku ćwiczenia przedsawia rys. 23a, 23b i 23c. P CL J K a)

22 Opis ćwiczenia "Przerzuniki" sr. 22 P CL J K P CL J K c) b) ys. 23. Przebiegi na wejściach przerzunika JK pozwalające na zbadanie działania przerzunika. 5. Przekszałcić przerzunik JK ("połówka" układu scalonego UCY7476) na przerzunik T. Zbadać działanie układu i na wykresach czasowych przedsawić zaleŝności przebiegów zmian sanów logicznych na wyjściach od przebiegów sanów logicznych na wejściach przerzunika, ilusrujące działanie wejść T, oraz CLEA i ET. 6. Przekszałcić przerzunik JK (połowka układu scalonego UCY7476) na przerzunik D, dodając elemen NOT uzyskany z dwuwejściowej bramki NAND (układ scalony UCY74). Zbadać działanie orzymanego układu i w posaci wykresów czasowych przedsawić zaleŝności przebiegów sanów logicznych na wyjściach od przebiegów sanów logicznych na wejściach przerzunika, ilusrujące działanie wejść D, oraz CLEA i ET.

23 Opis ćwiczenia "Przerzuniki" sr Wykorzysując układ scalony UCY7476, zbudować układ przedsawiony na rys. 24. Na wejścia K oraz na wejścia P i CL podać na sałe san logiczny. Zbadać, jak zmieniają się sany logiczne na obu wyjściach układu pod wpływem 2 zmian sanu logicznego na wejściu. Wyniki przedsawić w posaci wykresów czasowych. ys. 24. Układ liczący zbudowany z dwu przerzuników JK. 8. Wykorzysując układ scalony UCY7476 zbudować układ liczący przedsawiony na rys. 25. Na wejścia J, K, P i CL podać na sałe jedynki logiczne. Zbadać jak zmieniają się w czasie sany logiczne na obu wyjściach układu w zaleŝności od zmian sanu na wejściu układu (dla 2 zmian sanu logicznego na wejściu układu). Wyniki przedsawić w posaci wykresów czasowych. ys. 25. Układ liczący zbudowany z dwu przerzuników JK. 9. Wykorzysując układ scalony UCY7476 oraz układ UCY74 zbudować dwa przerzuniki D (elemen zaprzeczenia logicznego ławo jes orzymać z dwuwejściowej bramki NAND). Nasępnie przekszałcić orzymane przerzuniki D na dwie dwójki liczące. Połączyć ze sobą obie dwójki wg rys. 26. Na wejścia P i CL podać na sałe jedynki logiczne. Zbadać jak zmieniają się w czasie sany logiczne na obu wyjściach układu w zaleŝności od zmian sanu na wejściu układu (dla 2 zmian sanu logicznego na wejściu układu). Wyniki przedsawić w posaci wykresów czasowych.

24 Opis ćwiczenia "Przerzuniki" sr. 24 ys. 26. Układ liczący zbudowany z przerzuników D. Uwaga. NaleŜy zamieścić w opracowaniu dokładne schemay budowanych układów (np. schema sosowny do punku 9 będzie składał się z przerzuników JK oraz bramek NAND). Przygoowanie do ćwiczenia wymaga eoreycznych rozwiązań problemów wynikających z posawionych zadań w punkach ćwiczenia, w ym przekszałcenia dwuwejściowej bramki NAND w elemen zaprzeczenia logicznego oraz zbudowania z dwuwejściowych bramek NAND układu równowaŝnego rójwejściowej bramce NAND. Lieraura.. Jan Pieńkos, Janusz Turczyński: Układy scalone TTL w sysemach cyfrowych, WKŁ, Warszawa, 98r. 2. Jan Pieńkos, Janusz Turczyński: Układy scalone TTL serii UCY74 i ich zasosowanie, WKŁ, Warszawa, 977r. 3. Andrzej owiński: Cyfrowa echnika pomiarowa, WKŁ, Warszawa, 977r. 4. Wiesław Traczyk: Układy cyfrowe auomayki, Wyd. Naukowo- Techniczne, Warszawa, 976r. 5. P. Misiurewicz, M. Grzybek: Półprzewodnikowe układy logiczne TTL", Wyd. Naukowo - Techniczne. Warszawa, 979. oman Kazański. Lublin, 23 sierpnia, 2r. Osania zmiana: 28 września 22r.