Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne

Transkrypt

1 Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne Ćwiczenie nr 4: Przerzutniki 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z cyfrowymi elementami pamiętającymi, ich budową i własnościami. Ćwiczenie jest przeprowadzane z użyciem programu symulacyjnego MultiSim. 1.1 Wymagane wiadomości Rodzaje przerzutników. Realizacja przerzutnika RS w oparciu o bramki NAND lub NOR. Podstawowe parametry przerzutników. Pojęcie przerzutnika synchronicznego i asynchronicznego. Przerzutnik JK-MS zasadza działania, realizacja z użyciem funktorów NAND. Oznaczenia symboliczne przerzutników: RS, JK, D, T. Przerzutniki z wejściami asynchronicznymi. 2. Wykonanie ćwiczenia 2.1 Przerzutnik RS z bramek NAND Asynchroniczny przerzutnik RS jest najprostszym cyfrowym elementem pamiętającym. Jego stan zależ nie tylko od stanu wejść, ale także od stanu, w jakim układ się znajduje. Można go zbudować w oparciu o 2 bramki NAND lub NOR. Realizację z użyciem bramek NAND wraz z układem jego badania przedstawia Rys. 1 Wejście bramki U1A podłączone do generatora słów traktować będziemy jako wejście S przerzutnika, wejście bramki U1B podłączone do generatora słów traktowane będzie jako wejście R przerzutnika. Wyjście bramki U1A będzie wyjściem prostym Q, a wyjście bramki U1B wyjściem zanegowanym ~Q pzrzerzurnika. Rys. 1 Układ do badania przerzutnika RS Wadą przerzutnika RS jest istnienie niedozwolonej kombinacji sygnałów wejściowych (dla układu z Rys. 1 oba wejścia w stanie L).

2 a) Sporządzić tablicę przejść przedstawionego przerzutnika. Ustawić generator słów tak, jak na rysunku. Uruchomić symulacje. Na podstawie zapisu analizatora stanów logicznych opisać zachowanie się układu w zależności od sygnału na wejściach. Zwrócić uwagę, jakie kombinacje sygnałów wejściowych powodują zmianę stanu przerzutnika na przeciwny. UWAGA! W przypadku kłopotów z symulacją jedno z wejść podłączyć poprzez przełącznik (switch) SPDT w taki sposób, aby w jednym położeniu przełącznika na wejście był podawany sygnał z generatora słów a w drugim ustalony pozom napięcia Vcc lub GND. W przypadku dalszych problemów zwrócić się o pomoc do prowadzącego. Uzupełnić tabelę w punkcie 2.1.a protokołu zgodnie z instrukcją przedstawioną poniżej Sposób odczytywania wyników z przebiegów analizatora stanów logicznych: Ustawiamy kursor na pozycji, w której następuje zmiana na wejściu R lub S z 0 na 1 lub z 1 na 0. Qt-1 oznacza stan przed zdarzeniem zmiany stanów wejść. St i Rt są stanami, których wystąpienie jest zdarzeniem Odpowiednią kombinacje stanów odnajdujemy w tabeli. tabeli. Qt jest stanem przerzutnika będącym wynikiem określonego zdarzenia na wejściach S i R. Stan ten odnotowujemy na pozycji wcześniej odnalezionej w b) Przerzutnik RS w oparciu o bramki NOR uzyskuje się poprzez zamianę bramek NAND na bramki NOR. Zamianie ulega również funkcja wejść przerzutnika wejście które w przerzutniku na bramkach NAND oznaczone było jako S staje się wejściem R, natomiast wejście oznaczane jako R staje się wejściem S. Narysować w protokole 2

3 schemat przerzutnika RS na bramkach NOR. Uwzględnić prawidłowe oznaczenie wejść i wyjść przerzutnika. Generator słów przygotować do generacji następującego ciągu wartości (12 pozycji): 0,1,0,1,0,2,0,0,2,0,2,0,1. Na podstawie zarejestrowanego analizatorem stanów logicznych przebiegu sporządzić tablicę przejść przerzutnika. Sposób jej sporządzenia jest analogiczny do realizowanego w punkcie a). Wyniki pomiarów zapisać w tabeli w punkcie 2.1.b protokołu. 2.2 Przerzutnik D Sporządzić tablice przejść scalonego przerzutnika D z asynchronicznym ustawianiem i kasowaniem typu 7474 (schemat odpowiedniego układu przedstawiono na Rys. 2). Należy zwrócić uwagę na fakt, że jakiekolwiek zmiany w przerzutniku zachodzą przy narastającym zboczu sygnału na wejściu CLK (zmianie sygnału ze stanu L na H) przerzutnik jest wyzwalany zboczem. Zatem przy analizie przebiegów zarejestrowanych przez analizator interesować nas będą zdarzenia zachodzące tylko w momencie wystąpienia aktywnego zbocza sygnału zegarowego. Rys. 2 Układ do badania rzezrutnika D Podłączyć układ jak na rysunku Rys. 2. Ustawić generator słów do następującej sekwencji 15 wartości: 0,1,0,1,0,2,3,2,3,2,0,0,1,0,1. Jako sygnał zegarowy należy traktować przebieg podłączony do wejścia 3 U1A z Rys. 2 (nie należy sugerować się sygnałem opisanym jako Clock_Int w analizatorze stanów logicznych). Oznaczenie w tabeli oznacza, ze należy zwracać uwagę na sytuacje, w których występuje zmiana sygnału z 0 na 1. Uzupełnić tabele w punkcie 2.3 protokołu. W tabeli przyjęto następujące oznaczenia: Qt - stan przerzutnika przed pojawieniem się zbocza sygnału zegarowego Qt+1 - stan przerzutnika, jaki ustali się po aktywnym zboczu sygnału zegarowego. Następnie zaobserwować, w jaki sposób wpływa na pracę przerzutnika podanie aktywnego stanu 0 na wejście ~CLR. W tym celu odłączyć wejście ~CLR od napięcia Vcc i sprawdzić zachowanie przerzutnika. Wynik obserwacji zanotować w protokóle. Po zakończeniu obserwacji podłączyć ponownie wejście ~CLR do Vcc. 3

4 W sposób analogiczny sprawdzić zachowanie przerzutnika w warunkach pojawienia się stanu aktywnego na wejściu ~PR Wejście ~CLR podłączyć w tym czasie do Vcc. Wyniki obserwacji zanotować w protokóle. 2.3 Przerzutnik JK Zbudować układ jak na Rys. 3 Rys. 3 Układ do badania przerzutnika JK Generator słów przygotować do generacji następującego ciągu (25 wartości): 0,1,0,2,3,2,3,2,4,5,4,5,4,6,7,6,7,6,7,0,1,0,2,3,2. Na podstawie zarejestrowanego przebiegu wypełnić tabelę w punkcie 2.3 protokółu. Sposób postępowania jest podobny do postępowania w punkcie 2.2. istotna różnica jest taka, ze badany przerzutnik reaguje na opadające zbocze na wejściu sygnału zegarowego (zmiana stanu z H na L) oznacza opadające zbocze sygnału zegarowego zmianę ze stanu 1 na 0. Pozostałe oznaczenia analogicznie jak wcześniej. W podobny sposób jak dla przerzutnika D w p. 2.2 objaśnić funkcję wejść ~PR i ~CLR. 2.4 Synchroniczny przerzutnik RS Wersję synchroniczną przerzutnika RS wprowadzając drobne zmiany do wersji asynchronicznej. Schemat ideowy układu przedstawia Rys. 4. 4

5 Rys. 4 synchroniczny przerzutnik RS Rys. 5 Układ do badania synchronicznego przerzutnika RS Podłączyć układ według Rys. 5 tak, aby wejście C było podłączone do najmniej znaczącego bitu generatora słów. Ustawić generator tak, by generował na wyjściu następujący ciąg wartości: 3,2,2,0,1,0,4,5,4,0,1,0,2,3,0,1,0,6,7,6. Na analizatorze stanów logicznych obserwować stany na wejściach i wyjściach układu. Na podstawie obserwacji sporządzić tablicę przejść przerzutnika z uwzględnieniem wejścia C uzupełniając tabele w punkcie 2.4 protokołu. Zasady odczytywania informacji z Analizatora są takie same jak w przypadku punktu 2.1 Na podstawie tabeli określić sytuacje, w których następuje zmiana stanu przerzutnika. Zaobserwować, która część sygnału zegarowego powoduje zmiany stanu przerzutnika. 3. Wymagane sprawozdanie Jako sprawozdanie należy przedstawić wypełniony protokół obserwacji i pomiarów uzupełniony o wnioski, wymagane rysunki i wykresy oraz odpowiedzi na postawione w nim pytania. 4. Literatura 1. Głocki W.: Układy cyfrowe. Wyd. XI, WSiP Warszawa Ćwirko R., Rusek M., Marciniak W.: Układy scalone w pytaniach i odpowiedziach. 3. Baranowski J., Kalinowski B.: Układy elektroniczne cz. III. Układy i systemy cyfrowe. WNT, Warszawa 1994, 4. Tietze U., Schenk Ch.: Układy półprzewodnikowe. WNT, Warszawa 1996, 5

6 5. Pienkoś J.: Układy scalone TTL w systemach cyfrowych. 6. Sasal W.: Układy scalone serii UCA64/UCY74. Parametry i zastosowania. 6