Ćw. 7: Układy sekwencyjne

Transkrypt

1 Ćw. 7: Układy sekwencyjne Wstęp Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną następujące układy sekwencyjne: rejestr, rejestr przesuwny oraz licznik. Celem ćwiczenia jest zapoznanie się z tymi układami oraz samodzielne zaprojektowanie układu sekwencyjnego. a) Rejestr Przebieg ćwiczenia Wykorzystując przerzutniki można zbudować najprostszy rejestr służący do czasowego przechowywania danych. Układ taki pełni rolę pamięci, jednakże ze względu na nadmierną złożoność nie należy go traktować jako cegiełkę do budowy układów pamięci danych. Jako pomięć służącą do przechowywania danych na dużą skalę (np.: pamięć komputerowa) produkuje się specjalne układy pamięciowe o bardzo prostej strukturze komórki pamięciowej. Pozwala to na uzyskanie bardzo dużych pojemności pamięci w jednym układzie scalonym. Na rys. przedstawiono schemat rejestru -bitowego zbudowanego na przerzutnikach typu zatrzask. Key = J EN _LACH U Key = J R EN _LACH U Key = J R EN _LACH U Key = J5 EN _LACH Key = E E R9 Rys.. Rejestr z przerzutnikami latch Zmieniając wejściowe stany logiczne za pomocą przełączników zaobserwować zachowanie się diod świecących na wejściach i wyjściach przerzutnika. Zwrócić uwagę na moment zmiany stanów wyjściowych.

2 Sformułować zasadę opisującą pracę rejestru. Podać warunek zmiany stanów wyjściowych. Jakie tryby pracy można wyróżnić dla tego rejestru? b) Rejestr scalony typu flip-flop Przykładem rejestru zbudowanego z przerzutnikami flip-flop może być układ scalony 7LS7 wykonany w technologii L. Jest on zbudowany z ośmiu przerzutników -ff. Zatem ma osiem wejść i wyjść, a wejścia zegarowe przerzutników są połączone razem. Schemat do obserwacji pracy tego układu przedstawiono na rysunku. Można dla zaobserwowania zasady działania wykorzystać poprzedni układ i zaobserwować stany logiczne tylko na czterech wejściach i wyjściach. VCC 5V Key = J R9 Key = R 0 J Key = R J Key = J5 Key = 5 J ~OC CLK 7LS7N Key = 6 6 J7 LE 7 Key = 7 7 J8 LE J9 E 8 Key = 8 LE Key = E Rys.. Rejestr 7LS7 ( flip-flop) Należy wybrać układ 7LS7N z biblioteki L. Zmieniając wejściowe stany logiczne za pomocą przełączników zaobserwować zachowanie się diod świecących na wejściach i wyjściach rejestru. Zwrócić uwagę na moment zmiany stanów wyjściowych. Sformułować zasadę opisującą pracę rejestru. Podać warunek zmiany stanów wyjściowych. Jakie tryby pracy można wyróżnić dla tego rejestru? Jakie są różnice w porównaniu z rejestrem typu zatrzask?

3 c) Rejestr przesuwny Poprzez odpowiednie połączenie przerzutników można uzyskać rejestr, który będzie przesuwał informację wprowadzoną na wejście. Układ taki zwykle ma jedno wejście i kilka wyjść. Mówi się wtedy, że zamienia informację szeregową na równoległą. Stosując kilka bramek można uzupełnić taki rejestr o wejścia równoległe. Uniwersalne rejestry produkowane jako układy scalone pozwalają na zamianę informacji szeregowej na równoległą, bądź odwrotnie, można też zmieniać kierunek przesuwania informacji. Przykładem może być układ 7LS9. Na rysunku przedstawiono -bitowy jednokierunkowy rejestr przesuwny z jednym wejściem i czterema wyjściami zbudowany z przerzutników flip-flop. A Key = A A U B J5 Key = E E U C R9 U Rys.. Czterobitowy rejestr przesuwny z przerzutnikami flip-flop Zmieniając wejściowe stany logiczne za pomocą przełączników zaobserwować zachowanie się diod świecących na wejściu i wyjściach rejestru. Zwrócić uwagę na moment i sposób przepisywania informacji na kolejne wyjścia. Sformułować zasadę opisującą pracę rejestru przesuwnego. Jak należy zmodyfikować podany schemat, aby rejestr przesuwał informację w przeciwnym kierunku? d) Licznik -bitowy z przerzutnikami flip-flop Układy, które zliczają liczbę impulsów wejściowych nazywane są licznikami. Na rysunku przedstawiono -bitowy licznik zbudowany w oparciu o przerzutniki flip-flop. Wejściem licznika jest wejście zegarowe pierwszego przerzutnika (przełącznik klawisz C), a wyjściami są wyjścia zanegowane przerzutników. Liczba zliczonych impulsów jest reprezentowana binarnie, przy czym najmłodszy bit to wyjście A. Licznik dodatkowo wyposażono w wejście zerujące (przełącznik J klawisz R)

4 U U U Key = C C A B C J Key = R LE RL Reset licznika R Zmieniając kilkanaście razy stan logiczny za pomocą przełącznika zaobserwować zachowanie się diod świecących na wyjściach licznika. Zwrócić uwagę na moment zmiany stanów wyjściowych. Sprawdzić wpływ stanu logicznego na wejściu RL (Reset Licznika przeł. J) na pracę licznika. Zamieścić w sprawozdaniu tabelę stanów wyjściowych dla kolejnych impulsów wejściowych (uzyskanych przez przełączanie ). Omówić znaczenie wejścia RL i jego wpływ na pracę licznika. e) Licznik scalony 7LS9 i jego zastosowanie Rys.. Czterobitowy licznik z przerzutnikami Układ scalony 7LS9 (technologia L) jest zbudowany z przerzutników JK oraz bramki NAN -wej (rys.8). Przerzutniki są tak połączone, że tworzą dwa liczniki. Jeden modulo a drugi modulo 8. Układ posiada dwa wejścia zerujące, które przez bramkę NAN służą do kasowania licznika, lub do skrócenia cyklu liczenia. Schemat licznika modulo 9 przedstawiono na rys. 5. Przełącznik służy do generowania Com U6 SEVEN_SEG_COM_K Key = C Clk A B A B 9 8 R0() C R0() 7LS9N U A OA B OB C OC O OE L OF RBI OG BI/RBO A B CE FG R R 7LS7N C B A Rys.5. Licznik modulo 9 z układem 7LS9

5 zliczanych impulsów. Wyjścia A... reprezentują liczbę zliczonych impulsów w kodzie binarnym, przy czym A to najmłodszy bit. odatkowo zastosowano scalony dekoder kodu BC na 7-segmentowy (7LS7). Zaobserwować działanie układu. Stosowne wnioski zamieścić w sprawozdaniu. Powyższy licznik ma pewną wadę. Po włączeniu zasilania na jego wyjściach mogą ustawić się przypadkowe stany logiczne i liczenie nie zawsze rozpoczyna się od zera. Aby temu zaradzić trzeba wprowadzić dodatkowy przełącznik zerujący. o wymaga zastosowania dwóch dodatkowych bramek. Schemat takiego układu przedstawiono na rysunku 6. Bramka AN (U) oraz OR (U) wraz z przełącznikiem J zapewniają możliwość zerowania licznika. Zastosowanie generatora ułatwi obserwację pracy licznika. W związku z tym zastosowano bramkę AN (U5). eraz zliczane impulsy są wytwarzane przez generator. Zmieniła się rola przełącznika. Służy on teraz do zatrzymani liczenia. XFG Com U6 SEVEN_SEG_COM_K Key = S J Clk U5 AN A B A B 9 8 R0() C R0() 7LS9N U OR U U A OA B OB C OC O OE L OF RBI OG BI/RBO A B CE FG 7LS7N Key = R Reset AN R C R B A Rys.6. Licznik modulo 9 z możliwością zerowania i zatrzymania liczenia Generator ustawić w tryb generowania przebiegu prostokątnego, częstotliwość Hz (lub inna pozwalająca na wygodną obserwację pracy licznika), amplituda,5v, offset,5v. Zaobserwować działanie układu. W szczególności działanie przełączników kasowania i zatrzymywania pracy licznika. Stosowne wnioski zamieścić w sprawozdaniu. 5

6 ZAANIE PROJ EKOWE Zaprojektować stoper zliczający od zera do 60 sekund według poniższego schematu blokowego (rys. 7) 7 7 dekoder BC/7seg dekoder BC/7seg Generator Hz Licznik modulo 0 Licznik modulo start/stop zerowanie Rys.7. Schemat blokowy stopera Układ scalony 7LS9 składa się z dwóch liczników: modulo (we. CKA) i modulo 8 (we. CKB), rys.. Ma dwa wejścia zerujące podłączone do przerzutników JK przez bramkę NAN -wejściową (we. R 0() i R 0()). Licznik modulo n to licznik posiadający n stanów pracy (liczb wyjściowych). Zatem licznik taki liczy od zera do n-. Skrócenie cykli liczenia licznika polega na tym, że po osiągnięciu pewnego stanu wyjściowego następuje zerowanie licznika. Należy przy pomocy bramek wykryć ten stan wyjściowy i odpowiedni sygnał zerujący podać na wejścia zerujące przerzutników (licznika). Bramkowanie zegara (przebiegu zegarowego) polega na tym, że za pomocą bramki dwuwejściowej następuje blokowanie sygnały zegarowego. W stanie blokowania na wyjściu bramki jest określony stan logiczny ( lub 0), a w stanie przepuszczania na wyjściu jest przebieg zegarowy. o jednego z wejść bramki doprowadza się sygnał zegarowy, a do drugiego sygnał sterujący. Rys.8. Schemat układu licznika 7LS9 6