2012 CYFROWE UKŁADY SCALONE Ukłdy nlogowe: przetwrznie npięć (lu prądów), których wrtości zwierją się w pewnym przedzile wrtości. WE ukłd nlogowy Ukłdy cyfrowe: przetwrznie sygnłów o dwóch wrtościch npięć (ewentulnie prądów): wysokiej (H-high) i niskiej (L-low) H L WE ukłd cyfrowy The Noel Prize in Physics 2000 "for sic work on informtion nd communiction technology" "for developing semiconductor heterostructures used in high-speed- nd opto-electronics" "for his prt in the invention of the integrted circuit" Zhores I. Alferov Herert Kroemer Jck S. Kily 1/4 of the prize 1/4 of the prize 1/2 of the prize Russi A.F. Ioffe Physico-Technicl Institute St. Petersurg, Russi. 1930. 1928 Federl Repulic of Germny University of Cliforni Snt Brr, CA, USA USA Texs Instruments Dlls, TX, USA. 1923 d. 2005 1
Jck S. Kily germn, 1957 Roert Noyce krzem, technologi plnrn, 1957 Pierwszy ukłd sclony Technologi plnrn Funkcj ukłdu sclonego określon w trkcie konstruowni i produkcji 2
Ukłd cyfrowy posid: m wejść, n wyjść i q stnów pmięciowych zsilnie c 1, c 2...c q pmięć 1.. m wejście ukłd cyfrowy GND 1... n wyjście Wektory,, czy c słow logiczne Bit: element podstwowy słow logicznego Bjt: słowo ośmioitowe Stn słow wyjściowego zleży od ktulnego stnu słow wejściowego Stn słow pmięci zleży zrówno od ktulnego stnu słow wejściowego orz od stnu słow poprzednio zpmiętnego Ukłdy cyfrowe wykonują określone funkcje logiczne Dziłnie ukłdów cyfrowych opisuje dwuwrtościow lger Boole (logik mtemtyczn) Brmki logiczne: urządzeni elektroniczne relizujące funkcje logiczne (wytwrzne jko monolityczne ukłdy elektroniczne) PODSTAWOWE FUNKTORY LOGICZNE <==> BRAMKI LOGICZNE OR AND NOT Wy Wy 1 1 1 1 0 1 0 1 1 0 0 0 Wy 1 1 1 1 0 0 0 1 0 0 0 0 Wy = + Wy = Wy WE WE Wy 1 0 0 1 = W E Wy Poziomom elektrycznym H i L ukłdu cyfrowego odpowidją wrtości logiczne: 1, 0 prwd, fłsz 3
Podstwowe twierdzeni i tożsmości lgery Boole Prw przemienności x + y = y + x x * y = y * x Prw łączności x + ( y + z) = ( x + y) + z = x + y + z x *( y * z) = ( x * y)* z = x * y * z Prw rozdzielności: x *( y + z) = x* y + x* z ( x + y)*( w + z) = x* w + y * w + x* z + y * z stąd: ( x + y)*( x + z) = x + y * z Inne tożsmości: ( x ) = x x + x * y = x dowód: x + x * y = x *(1 + y) = x * 1 = x x + x* y = x + y x * y + x * y = y ( x + y)*( x + y) = y (przydtne przy minimlizcji funkcji!) Prw de Morgn: Njrdziej uniwerslne rmki: + = = + NAND NAND (NOT-AND) wrto zpmiętć!!! NOR NOR (NOT-OR) Podstwowe twierdzenie logiczne: 1 1 0 1 0 1 0 1 1 0 0 1 1 1 0 1 0 0 0 1 0 0 0 1 Kżdą funkcję logiczną możn złożyć z komincji trzech podstwowych dziłń logicznych: lterntywy (OR), koniunkcji (AND) orz negcji (NOT). Kżdą funkcję logiczną możn utworzyć z pewnej komincji tylko rmek NAND lu tylko rmek NOR Ukłdy logiczne: komintoryczne stn wyjść określony jednozncznie przez stn wejść sekwencyjne odpowiedź zleży od stnu ukłdu przed poudzeniem 4
Exclusive OR (różnic symetryczn) Jedn z rdziej użytecznych funkcji (rmek) logicznych = + EX-OR 0 0 0 1 0 1 0 1 1 1 1 0 * + * Logik dodtni i logik ujemn Poziomom elektrycznym H i L ukłdu cyfrowego odpowidją wrtości logiczne: logik dodtni: H= 1 (prwd) i L= 0 (fłsz) logik ujemn: H= 0 (fłsz) i L= 1 (prwd) Zmin funkcji logicznej dnej rmki przy zminie rodzju logiki: Brmk fizyczn logik dodtni L L L 0 0 0 L H L 0 1 0 H L L 1 0 0 H H H 1 1 1 LOGIKA dodtni ujemn AND OR OR AND NAND NOR NOR NAND logik ujemn 1 1 1 1 0 1 0 1 1 0 0 0 5
TABLICE KARNAUGH podstwowe pojęci Tlice Krnugh to sposó przedstwieni funkcji logicznej Przykłd: funktor logiczny AND f (, ) = Kżdej linii Teli Prwdy odpowid komórk w tlicy Krnugh Sekwencję dresów komórek opisuje kod Gry: sąsiednie dresy różnią się pojedynczym item Zsd tworzeni tlic Krnugh dl funkcji logicznych trzech lu czterech rgumentów TABLICE KARNAUGH minimlizcj funkcji logicznych Funkcj logiczn określon n podstwie Teli Prwdy: T sm funkcj logiczn zminimlizown metodą grficznej nlizy Tlicy Krnugh (metod grupowni pr) + = 6
Inny przykłd minimlizcji funkcji 3-wejściowej: Reguły (wyrne) minimlizcji funkcji 4-wejściowej 7
Reguły (wyrne) minimlizcji funkcji 4-wejściowej c.d. Minimlizcj funkcji logicznej określonej w sposó niepełny? := nie m znczeni Przykłd: implikcj f(,) := => 8
Przykłd minimlizcji funkcji Ukłd zminimlizowny Resistor-Trnsistor Logic - RTL dwuwejściow rmk NOR dwuwejściow rmk NAND 9
Diode-Trnsistor Logic - DTL Trzywejściow rmk NAND Trnsistor-Trnsistor Logic - TTL minituryzcj!!! dwuwejściow rmk NAND 10
Ukłd 74F00 cztery dwuwejściowe rmki NAND Vcc 4B 4A 4Y 3B 3A 3Y 14 13 12 11 10 9 8 Y= AB Ukłd elektroniczny relizujący funkcję logiczną: NAND dwóch rgumentów 1 2 3 4 5 6 7 1A 1B 1Y 2A 2B 2Y GND Dne techniczne: ktlog producent Z rmek cyfrowych (rmek logicznych) tworzymy złożone ukłdy elektroniczne Grupy rmek cyfrowych tworzą tzw. rodziny Przykłd: rodzin TTL (Trnsistor - Trnsistor Logic), w niej seri 74 Przedstwiciel: ukłd sclony typu 74xx00 - cztery rmki NAND (xx ozncz rodzj rmki: S-szyk, LS-szyk młej mocy, Zsilnie wytłoczenie VCC 74LS00 Zsilnie ukłdu: VCC i GND Ukłd sclony dził (relizuje funkcje logiczne) po podłączeniu zsilni GND - ms Wejści i wyjści rmek wyprowdzone n zewnętrzne nóżki ukłdu sclonego Wrtości npięć między wejścimi i wyjścimi GND określją poziomy logiczne Inne ukłdy: 7402 - cztery rmki NOR, 7440-8-wejściow rmk NAND itd. Ptrz: ktlog ukłdów TTL n stronch internetowych Prcowni 11
Zsdy udowni elektroniki z ukłdmi TTL serii 74 : ukłdy zsil się npięciem 5±0.25 V; ukłdy prcują w logice dodtniej; npięcie odpowidjące logicznemu zeru zwier się między 0 0.4 V z dopuszczlnym mrginesem łędu 0.4 V; npięcie odpowidjące logicznej jedynce wynosi 3.3 V lecz nie mniej niż 2.4 V z mrginesem łędu 0.4 V; wejście rmki niepodłączone znjduje się w stnie logicznym 1 ; wyjść rmek nie wolno łączyć równolegle!!! Może to spowodowć uszkodzenie; średni czs propgcji sygnłu przez rmkę wynosi od 1 do 30 ns (typowo - około 10 ns); średnie zużycie mocy przez rmkę wynosi około 10 mw; Zsilnie VCC 74LS00 wytłoczenie GND - ms Ukłdy rytmetyczne (ukłdy itercyjne) X 4 X n X 2 X 1 n=3 P 5 P n+1 P n P 2 P 1 półsumtor Y 4 Y n Y 2 Y 1 Słowo logiczne: licz zpisn w dnym kodzie inrnym. N przykłd: słowo (1011) = licz 11 = 1 2 3 +0 2 2 +1 2 1 +1 2 0 Ukłdy cyfrowe opercje rytmetyczne n liczch (słowch logicznych) Półsumtor - ukłd dodjący dwie liczy jednoitowe i Wynik: licz dwuitow - sum s i przeniesienie p s p s - funkcj EXOR p - funkcj AND s p 0 0 0 0 1 0 1 0 0 1 1 0 1 1 0 1 12
Sumtor jednoitowy Ukłd itercyjny: sumownie i i i n i-tej pozycji uwzględni przeniesienie z pozycji p i-1 generuje sumę s i i przeniesienie n pozycję nstępną p i i, i p i p i-1 s i p i-1 i i 1 2 1 2 s i p s p s p półsumtor p i i i p i-1 s i p i 0 0 0 0 0 1 0 0 1 0 0 1 0 1 0 0 0 1 1 0 1 1 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 Brmk AND do sterowni przepływem informcji STEROWANIE WEJŚCIE JŚCIE Impulsy wejściowe pojwiją się n wyjściu wtedy i tylko wtedy, gdy n wejściu sterującym istnieje stn logiczny 1 13
multipleksery i demultipleksery - kontrol przepływu informcji multiplekser: zmin informcji z równoległej n szeregową WEJŚCIE 0 WEJŚCIE 1 WEJŚCIE 2 WEJŚCIE 3 ZEZWOLENIE. JŚCIE A 1 A 0 WEJ. ADRESOWE demultiplekser: zmin z informcji z szeregowej n równoległą ZEZWOLENIE WEJŚCIE JŚCIE 0 JŚCIE 1 JŚCIE 2 JŚCIE 3 Kżde z tych urządzeń wykonuje swoją funkcję tylko wtedy, gdy wejście zezwolenie znjduje się w stnie logicznym 1. A 1 A 0 WEJ. ADRESOWE Użyteczne schemty: Wielowejściow funkcj AND - ukłd koincydencyjny Wrtość logiczn 1 pojwi się n wyjściu wtedy i tylko wtedy, gdy stn logiczny wszystkich wejść wynosi 1 1 2 3.. n Ukłd ntykoincydencyjny f = Ukłd opóźnijący x U Ux 1. opóźnienie jest zleżne od stłej czsowej RC 2. opóźnienie zleżne od liczy rmek orz czsu propgcji sygnłu przez pojedynczą rmkę. U U U czs czs 14
Cyfrowy ukłd różniczkujący - wytwrzjący sygnły w chwilch rozpoczęci i zkończeni sygnłu wejści - Gdy licz rmek (n) w linii opóźnijącej jest nieprzyst, sygnł wyjściowy m odwróconą polryzcję. WE 1 n lini opóźnijąc X U WE UX U Ogrniczenie ociążeni wyjści rmki logicznej! Kżdy ukłd cyfrowy m określoną ociążlność, czyli liczę mówiącą ile wejść cyfrowych może yć podłączonych do dnego wyjści lu jki njwiększy prąd może przepłynąć przez wyjście. Gdy ukłd cyfrowy m sterowć innym ukłdem nleży zstosowć +5V wzmcnicz np. trnzystorowy () drivere () wzmcnicz zwiększjący ociążlność wyjści rmki 700Ω Gdy do ukłdu cyfrowego wprowdz się sygnł sterujący z zewnątrz, nleży zdć o zchownie stndrdowych npięć i polryzcji WE 3.5 V np. z pomocą diody Zener ogrniczmy mksymlne npięcie n wejściu rmki (3.5 V), ogrniczmy poziom npięci o odwróconej polryzcji do -0.7 V 15
Mkiet uniwersln do ćwiczeni: CYFROWE UKŁADY SCALONE Płyt czołow mkiety uniwerslnej 16