x x

Podobne dokumenty
Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0

Laboratorium podstaw elektroniki

Algebra Boole a i jej zastosowania

Rys. 2. Symbole dodatkowych bramek logicznych i ich tablice stanów.

Część 2. Funkcje logiczne układy kombinacyjne

Lekcja na Pracowni Podstaw Techniki Komputerowej z wykorzystaniem komputera

dr inż. Małgorzata Langer Architektura komputerów

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI..

Państwowa Wyższa Szkoła Zawodowa

Architektura komputerów Wykład 2

AKADEMIA MORSKA KATEDRA NAWIGACJI TECHNICZEJ

Technika cyfrowa Synteza układów kombinacyjnych

Technika cyfrowa Synteza układów kombinacyjnych (I)

Minimalizacja funkcji boolowskich - wykład 2

UKŁADY KOMBINACYJNE (BRAMKI: AND, OR, NAND, NOR, NOT)

Synteza strukturalna automatu Moore'a i Mealy

Systemy wbudowane. Wprowadzenie. Nazwa. Oznaczenia. Zygmunt Kubiak. Sterowniki PLC - Wprowadzenie do programowania (1)

Architektura komputerów ćwiczenia Bramki logiczne. Układy kombinacyjne. Kanoniczna postać dysjunkcyjna i koniunkcyjna.

Laboratorium podstaw elektroniki

Układy kombinacyjne Y X 4 X 5. Rys. 1 Kombinacyjna funkcja logiczna.

Automatyka Treść wykładów: Literatura. Wstęp. Sygnał analogowy a cyfrowy. Bieżące wiadomości:

Metoda Karnaugh. B A BC A

Laboratorium elektroniki i miernictwa

Wykład nr 1 Techniki Mikroprocesorowe. dr inż. Artur Cichowski

Funkcja Boolowska. f:b n B, gdzieb={0,1} jest zbiorem wartości funkcji. Funkcja boolowska jest matematycznym modelem układu kombinacyjnego.

Tranzystor JFET i MOSFET zas. działania

Bramki logiczne Podstawowe składniki wszystkich układów logicznych

Układy logiczne. Wstęp doinformatyki. Funkcje boolowskie (1854) Funkcje boolowskie. Operacje logiczne. Funkcja boolowska (przykład)

dr inż. Rafał Klaus Zajęcia finansowane z projektu "Rozwój i doskonalenie kształcenia i ich zastosowań w przemyśle" POKL

b) bc a Rys. 1. Tablice Karnaugha dla funkcji o: a) n=2, b) n=3 i c) n=4 zmiennych.

Podstawy Automatyki. Wykład 12 - synteza i minimalizacja funkcji logicznych. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Czterowejściowa komórka PAL

Elementy logiki. Algebra Boole a. Analiza i synteza układów logicznych

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH

SWB - Wprowadzenie, funkcje boolowskie i bramki logiczne - wykład 1 asz 1. Plan wykładu

Koszt literału (literal cost) jest określony liczbą wystąpień literału w wyrażeniu boolowskim realizowanym przez układ.

Minimalizacja form boolowskich

Minimalizacja formuł Boolowskich

ćwiczenie 202 Temat: Układy kombinacyjne 1. Cel ćwiczenia

LABORATORIUM PROJEKTOWANIA UKŁADÓW VLSI

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW

1.2 Funktory z otwartym kolektorem (O.C)

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych

W jakim celu to robimy? Tablica Karnaugh. Minimalizacja

Układy cyfrowe w technologii CMOS

Cyfrowe układy kombinacyjne. 5 grudnia 2013 Wojciech Kucewicz 2

Cyfrowe bramki logiczne 2012

Synteza układów kombinacyjnych

Zadania do wykładu 1, Zapisz liczby binarne w kodzie dziesiętnym: ( ) 2 =( ) 10, ( ) 2 =( ) 10, (101001, 10110) 2 =( ) 10

Dr inż. Jan Chudzikiewicz Pokój 117/65 Tel Materiały:

Wstęp do Techniki Cyfrowej... Algebra Boole a

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Ćwiczenie 23. Temat: Własności podstawowych bramek logicznych. Cel ćwiczenia

Metoda eliminacji Gaussa

2019/09/16 07:46 1/2 Laboratorium AITUC

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Ćwiczenie nr 1 Temat: Ćwiczenie wprowadzające w problematykę laboratorium.

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)

Podstawowe układy cyfrowe

Wykład 2. Informatyka Stosowana. 8 października 2018, M. A-B. Informatyka Stosowana Wykład 2 8 października 2018, M. A-B 1 / 41

WOJSKOWA AKADEMIA T E CHNI CZNA im. Jarosława Dą brow ski ego ZAKŁAD AWIONIKI I UZBROJENIA LOTNICZEGO

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Technika cyfrowa i mikroprocesorowa. Zaliczenie na ocenę. Zaliczenie na ocenę

Errata do książki Multisim. Technika cyfrowa w przykładach.

Automatyzacja i robotyzacja procesów produkcyjnych

Elementy cyfrowe i układy logiczne

Wstęp. Przygotowanie teoretyczne

dwójkę liczącą Licznikiem Podział liczników:

Podstawowe operacje arytmetyczne i logiczne dla liczb binarnych

z ćwiczenia nr Temat ćwiczenia: BADANIE UKŁADÓW FUNKCJI LOGICZNYCH (SYMULACJA)

WOJSKOWA AKADEMIA TECHNICZNA im. Jarosława Dąbrowskiego

WSTĘP. Budowa bramki NAND TTL, ch-ka przełączania, schemat wewnętrzny, działanie 2

Wydział Fizyki UW CC=5V 4A 4B 4Y 3A 3B 3Y

WOJSKOWA AKADEMIA TECHNICZNA im. Jarosława Dąbrowskiego

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014

Elementy cyfrowe i układy logiczne

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia.

Systemy Wbudowane i Techniki Cyfrowe

ćwiczenie 203 Temat: Układy sekwencyjne 1. Cel ćwiczenia

Moduł 2 Zastosowanie systemów liczbowych w informacji cyfrowej

Wstęp do Techniki Cyfrowej i Mikroelektroniki

Elektronika i techniki mikroprocesorowe. Instrukcja do zajęć laboratoryjnych. Część: Technika Cyfrowa Liczba zajęć: 3 + zaliczające

Elektronika cyfrowa i optoelektronika - laboratorium

Zapoznanie się z podstawowymi strukturami funktorów logicznych realizowanymi w technice RTL (Resistor Transistor Logic) oraz zasadą ich działania.

Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych

Laboratorium elektroniki. Ćwiczenie E51IS. Realizacja logicznych układów kombinacyjnych z bramek NAND. Wersja 1.0 (24 marca 2016)

Synteza strukturalna automatów Moore'a i Mealy

Bramki logiczne. 2. Cele ćwiczenia Badanie charakterystyk przejściowych inwertera. tranzystorowego, bramki 7400 i bramki

PoniŜej zamieszczone są rysunki przedstawiane na wykładach z przedmiotu Peryferia Komputerowe. ELEKTRONICZNE UKŁADY CYFROWE

Arytmetyka liczb binarnych

Systemy Wbudowane i Techniki Cyfrowe

Operatory AND, OR, NOT, XOR Opracował: Andrzej Nowak Bibliografia:

Krótkie przypomnienie

Minimalizacja funkcji boolowskich

Wstęp do Techniki Cyfrowej... Układy kombinacyjne

Logika binarna. Prawo łączności mówimy, że operator binarny * na zbiorze S jest łączny gdy (x * y) * z = x * (y * z) dla każdego x, y, z S.

Laboratorium elektroniki. Ćwiczenie E52IS. Realizacja logicznych układów kombinacyjnych z bramek NOR. Wersja 1.0 (24 marca 2016)

Ćwiczenie 28. Przy odejmowaniu z uzupełnieniem do 2 jest wytwarzane przeniesienie w postaci liczby 1 Połówkowy układ

Inteligencja obliczeniowa

Transkrypt:

DODTEK II - Inne sposoby realizacji funkcji logicznych W kolejnych podpunktach zaprezentowano sposoby realizacji przykładowej funkcji (tej samej co w instrukcji do ćwiczenia "Synteza układów kombinacyjnych") w innych wersjach. Mamy zatem tabelę taką samą jak poprzednio: l.p. 0 0 0 0 1 1 0 0 1 1 2 0 1 0 0 3 0 1 1 x 4 1 0 0 x 5 1 0 1 0 6 1 1 0 1 7 1 1 1 0 Znak X pojawiający się w tabeli oznacza iż określona kombinacja wejść nie ma prawa w układzie wystąpić lub że z pewnych powodów nie interesuje nas wyjście układu dla danej kombinacji wejść. 1.1. Układ niezminimalizowany na bramkach ND i OR trzy przykładowe sposoby realizacji Na podstawie tabeli, tak jak we wstępie do ćwiczenia, uzyskujemy opis kanoniczny projektowanego układu w postaci sumacyjnej: i odpowiadający mu opis kanoniczny w zapisie oola: = (0,1,6(3,4)). Na podstawie tego zapisu możemy wprost zrealizować funkcję logiczną, jak na rysunku: Przy założeniu, że realizujemy układ w technologii MOS, można do tego celu użyć jednego układu 4075 (trzy 3- wejściowe bramki OR, z których wykorzystujemy jedną), jednego 4073 (trzy 3-wejściowe bramki ND) i jednego 4069 (sześć inwerterów (bramek NOT), z których wykorzystujemy trzy).

Na podstawie tabeli można też pozyskać opis kanoniczny projektowanego układu w postaci iloczynowej: = (2,5,7(3,4)). Pozyskuje się ją odwrotnie do sumacyjnej, tamta wynika z jedynek układu, ta z zer, stany dowolne się oczywiście powtarzają. Opis kanoniczny w zapisie oola w tym przypadku wygląda tak (zamiast sumy iloczynów mamy iloczyn sum):. Układ taki można zrealizować z wykorzystaniem tych samych układów co poprzednio, tyle że tym razem wykorzystane zostaną 3 bramki OR i jedna ND: zasem dysponujemy tylko określonym rodzajem bramek logicznych, należy wtedy (o ile to możliwe) doprowadzić opis układu do takiej postaci by była możliwa realizacja założeń projektowych. Załóżmy np. że funkcję:. musimy zrealizować korzystając tylko i wyłącznie z układów 7404, 7408 i 7432, czyli z bramek NOT i 2-wejściowych bramek ND i OR. W realizacji powyżej korzystaliśmy z bramek 3-wejściowych, takiej jaka wynika bezpośrednio z postaci funkcji. Jeżeli chcemy korzystać z bramek 2-wejściowych to funkcję tą musimy doprowadzić np. do postaci: i wtedy da się ją zrealizować tak:

1.2. Układ niezminimalizowany na bramkach NOR Warto wspomnieć, że analogicznie jak w przypadku realizacji na bramkach NND pokazanej we wstępie do ćwiczenia, postać iloczynową funkcji można przekształcić z wykorzystaniem praw de Morgana do postaci:, dzięki czemu uzyskujemy postać do realizacji z wykorzystaniem 3-wejściowych bramek NOR (np. układów 4025 w technologii MOS lub 7427 w technologii TTL). Układ wygląda wtedy tak: 1.3. Układ zminimalizowany na bramkach ND I OR dwie wersje Funkcja zminimalizowana w punkcie 2.2 ma postać jak niżej: zatem podobnie jak poprzednio można ją zrealizować na bramkach ND i OR, układ będzie wyglądał tak:

Niemniej podobnie jak postać nieminimalną funkcji można pozyskać tak z jedynek jak i z zer, tak samo minimalizować układ można na dwa sposoby, względem jedynek lub zer. Jeżeli zadaną funkcję chcemy zminimalizować korzystając z zer, to tablica Karnaugh będzie wyglądać tak samo, zmienią się grupy, tym razem łączymy zera: Ta grupa daje wyrażenie, ponieważ: - patrząc na nią w wierszach (wiersze 3 i 4), jest stałe i równe 1, się zmienia, stąd w wyniku jest tylko - patrząc na nią w kolumnach, jest stałe i równe 0, stąd w wyniku 0 1 00 1 X 01 1 0 11 X 0 10 0 1 Ta grupa daje wyrażenie, ponieważ: - patrząc na nią w wierszach (wiersze 2 i 3), jest stałe i równe 1, się zmienia, stąd w wyniku tylko - patrząc na nią w kolumnach, jest stałe i równe 1, stąd w wyniku Zasady tworzenia grup przy minimalizacji względem zer: łączymy w grupy wszystkie zera (jedno zero to też grupa!), X-y mogą być uznane za 1 lub 0, jak nam jest wygodniej, w przykładzie powyżej jeden X został uznany za 0 i wykorzystany w minimalizacji, drugi za 1 i niewykorzystany. grupa powinna być zwarta, ale może się symetrycznie zawijać (podobnie jak w minimalizacji według 1 w poprzednim przykładzie), grupę mogą stworzyć następujące ilości czynników: 1, 2, 4, 8, 16 (czyli potęgi dwójki), przy czym pożądane jest by grupy były jak największe. Postać minimalna iloczynowa wygląda więc tak: natomiast jej realizacja tak:

Opis minimalny można oczywiście przekształcić z pomocą praw de Morgana do postaci:, która pozwala na realizację funkcji z wykorzystaniem wyłącznie bramek NOR: a w przypadku gdy nawet bramki NOT chcemy zastąpić bramkami NOR: 1.4. Podsumowanie W dodatku pokazano 8 sposobów bramkowych realizacji przykładowej funkcji logicznej, kolejne 2 sposoby pokazano we wstępie do ćwiczenia "Synteza układów kombinacyjnych". Oczywiście nie są to wszystkie możliwości, ale w ogólności pokazują one jakie możliwości ma projektujący tego typu układy. Jeżeli chodzi o realizację pokazanych w instrukcji układów w strukturach układów programowalnych, to dostępność poszczególnych elementów logicznych zależy od wykorzystanego układu FPG/PLD, niemniej znakomita większość układów zawiera bardzo wiele możliwych do wykorzystania elementów logicznych, niezmiernie rzadko zdarza się, by w projekcie układu logicznego pojawił się element, który nie ma swojego odpowiednika w strukturze wykorzystywanego układu. Warto też wspomnieć, że układy programowalne można programować nie tylko poprzez projektowanie schematu układu (jak w ćwiczeniu), ale przy użyciu dwóch języków opisu sprzętu - VHDL lub Verilog, z których popularniejszy jest ten pierwszy. W przypadku takiego podejścia zadaniem projektanta jest prawidłowy opis projektowanego układu, przełożeniem opisu na strukturę logiczną zajmuje się kompilator.