Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C

Wielkość: px
Rozpocząć pokaz od strony:

Download "Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020"

Transkrypt

1 Politechnika Białostocka Wdział lektrczn Katedra Automatki i lektroniki Instrukcja do ćwiczeń laboratorjnch z przedmiotu TCHNIKA CFROWA TSC Ćwiczenie Nr CFROW UKŁAD KOMUTACJN Opracował dr inż. Walent Owieczko BIAŁSTOK

2 Spis treści instrukcji. Cel ćwiczenia.... Informacje wstępne Cfrowe układ komutacjne.. 4 tap i narzędzia projektowania układów w sstemie Max+plus II 7 5. Wbór układu i przpisanie sgnałów Programowanie układu 7 7. Cznności przgotowawcze Przebieg ćwiczenia 8 9. Sprawozdanie i forma zaliczenia ćwiczenia Literatura.. 9. CL ĆWICZNIA Zapoznanie się z możliwościami funkcjonalnmi, strukturą wewnętrzną cfrowch układów komutacjnch oraz nabcie umiejętności projektowania i realizacji układów kombinacjnch w strukturach programowalnch.. INFORMACJ WSTĘPN Układ logiczne, w którch aktualn stan wjść jest funkcją bieżącego stanu wejść nazwam układami kombinacjnmi. W ogólnm przpadku układ kombinacjn można przedstawić w postaci wielobiegunnika o n wejściach i m wjściach (rs. -). x x x n m Rs. -. Ogóln model układu kombinacjnego Działanie UK polega na przetwarzaniu w i-tm odcinku czasu każdej z możliwch kombinacji stanów wejść ze zbioru w jedną i tlko jedną kombinację stanów wjść ze zbioru, któremu odpowiada zespół m funkcji przełączającch. = F(), gdzie = {,,..., N- } - zbiór N stanów wejść (N n ); i = (x, x,..., x n ) - słowo wejściowe o n zmiennch wejściowch;

3 = {,,..., M- } - zbiór M stanów wjść (M m ); i = (,,..., m ) - słowo wjściowe o m zmiennch wjściowch; F = {f,f,..., f m } - zbiór funkcji, taki że j = f j (x, x,..., x n ), j =..m Funkcją przełączającą nazwam funkcję przporządkowującą każdej z możliwch kombinacji wartości zmiennch logicznch (argumentów funkcji) wartość binarną funkcji ze zbioru {, } j = f j (x, x,..., x n ) gdzie x, x,..., x n - argument funkcji; j {,} - wartości funkcji. Funkcję przełączającą można przedstawić za pomocą tablic wartości funkcji (tablic prawd) tablic Karnaugh a w postaci zbiorów F i F lub F i F, gdzie F = { F() = }, F = { F() = }, F = { F() = }. CFROW UKŁAD KOMUTACJN Multiplekser układ do przesłania informacji binarnej na wjście z wbranego wejścia danch, którego numer w kodzie NB określa k-bitow adres A A A 7 A A A AAA x x x Rs. -. Struktura wewnętrzna, smbol i tablica prawd multipleksera 8 z wejściem odblokowującm

4 Realizacja funkcji logicznch na multiplekserach Prz użciu MU może bć zrealizowana tlko jedna funkcja o liczbie zmiennch (x, x,... x n ) większej lub równej liczbie wejść adresowch (n k). Sposób wkorzstania multiplekserów zależ od liczb argumentów funkcji i liczb wejść adresowch multipleksera.. Przpadek, gd n = k Wszstkie zmienne (x, x,... x n ) podajem na wejścia adresowe, zaś na odpowiadające im wejścia informacjne wartości funkcji ( lub ) zgodnie z jej opisem. Przkład - Przedstawić realizację na MU-adr. funkcji w postaci ( a,b,c ) = [,, 7 ] Vcc 7 (a,b,c) A A A a b c Rs. -. Realizacji funkcji trzech zmiennch z wkorzstaniem multipleksera 8. Przpadek, gd n > k Część zmiennch (x, x,... x n ) podajem na wszstkie wejścia adresowe, zaś na odpowiadające adresom wejścia danch sgnał ( funkcje cząstkowe ) zależne od pozostałch zmiennch, realizowane prz użciu bramek. Metod realizacji. Metoda siatek Karnaugh a Tablicę Karnaugh'a przekształca się tak, ab jej wiersze (kolumn) bł opisane włącznie zmiennmi funkcji adresującmi multiplekser. Wted wiersze (kolumn), opisane dziesiętnie zgodnie z wagami wejść adresowch, odpowiadają poszczególnm wejściom informacjnm MU. Funkcje cząstkowe wznacza się dokonując sklejeń tlko wewnątrz pojednczch wiersz (kolumn) tablic Karnaugh'a. Przkład - Przedstawić realizację na MU-adr. funkcji w postaci (a,b,c,d)=σ[,,5,6,,(,4,9,4)] 4

5 abc\d - i V c c - d d d (a,b,c,d) - A A A - a b c Rs. -4. Realizacji funkcji czterech zmiennch z wkorzstaniem multipleksera 8. Metoda quasi-optmalnego wboru zmiennch Na podstawie analiz minimalnch postaci funkcji APN lub KPN określa się ilość wstąpień poszczególnch zmiennch (zmienne w postaci afirmacji i negacji traktuje się równoważnie). Na wejścia adresowe multipleksera podaje się te zmienne, które mają największą ilość wstąpień. Funkcje cząstkowe na poszczególnch wejściach informacjnch multipleksera, określa się podstawiając do APN lub KPN wartości zmiennch adresowch. Przkład - Przedstawić na MU-adr. realizację funkcji w postaci (a,b,c,d) = Σ[,,,4,5,6,,] Minimalna postać APN funkcji = ac + ad + abc Liczb wstąpień zmiennch a -, b -, c -, d - Stosując multiplekser 4, funkcje cząstkowe powstaną z obu zmiennch b i d = (,b,,d ) = = (,b,,d ) = = (,b,,d ) = d = (,b,,d ) = b b) b d (a,b,c,d) Vcc A A Rs. -5. Wkorzstanie multipleksera 4 do realizacji funkcji (a,b,c,d). a c 5

6 Demultiplekser Demultiplekser (D) jest układem o działaniu odwrotnm do multipleksera. Posiada wejście danch, k wejść adresowch oraz N = k wjść. D może bć wposażon w wejścia sterujące (odblokowujące). 7 A A A x x x A A A A A A Rs. -6. Struktura wewnętrzna, smbol i tablica demultipleksera 8 Wmuszając na wejściu danch demultipleksera stał sgnał logiczn ("" lub " ) i traktując wejścia adresowe jako wejścia kodu n-bit. kodu, uzskuje się układ dekodera (DK) NB z N. Realizacja funkcji logicznch na demultiplekserach/dekoderach Na jednm D/DK można zrealizować zespół funkcji w postaciach kanonicznch (KPS lub KPI). W przpadku D/DK z wjściami zanegowanmi, realizacja KPS (Σ) sprowadza się do podania na wejścia NAND sgnałów z wjść D/DK o numerach odpowiadającch składnikom funkcji. W przpadku KPI (Π) dla wjść zanegowanch stosujem bramki AND, podając sgnał wjściowe D/DK odpowiadające cznnikom funkcji. Przkład -4 ( a, b, c) = [,,7] ( a,b,c ) = [, 4, 6] 6

7 "" A B C a b c (a,b,c) (a,b,c) Rs. -7. Realizacja funkcji logicznch na demultiplekserze o wjściach prostch. 4. TAP I NARZĘDZIA PROJKTOWANIA UKŁADÓW W SSTMI CAD Tworzenie projektu - edtor tekstow (Text ditor) - edtor graficzn (Graphic ditor) - edtor przebiegów czasowch (Waveform ditor) - edtor smboli (Smbol ditor) - edtor planu zasobów (Floorplan ditor) Przetwarzanie projektu kompilator (Compiler) Werfikacja projektu (Project Verification) Smulator (Simulator) - edtor przebiegów czasowch (Waveform ditor) - analizator czasow (Timing Analzer) Programowanie układów (Device Pogramming) - programator (Programmer) 5. WBÓR UKŁADU I PRZPISANI SGNAŁÓW Wbór układu menu Assign>Device na pasku zadań. W wświetlonm oknie dokonujem wboru rodzin i tpu układu. Prz użciu edtora Floorplan ditor (uruchamia się z managera lub ikoną z paska zadań) dokonujem przpisania sgnałów I/O do fizcznch wprowadzeń układu. Dwa sposob prezentacji sgnałów I/O i wprowadzeń dołączonch do końcówek MC z widokiem na bloki logiczne (LAB), dołączonch do wprowadzeń układu z widokiem na obudowę. Przełączenie międz widokami wbór jednej z opcji Laout>Device View, Laout>LAB View lub podwójnm kliknięciem lewm przciskiem msz. Samodzielne przporządkowanie sgnałów I/O wbranm wprowadzeniom Opcją Laout>Current Assignments Floorplan odłączam wcześniej przporządkowane sgnał I/O, Samodzielnie przporządkowujem sgnał I/O (dołączanie sgnałów w każdm ze sposobów prezentacji układu odbwa się tak samo, np. poprzez przeciąganie mszą nazw sgnału do zadanego wprowadzenia). 7

8 Podgląd zasobów logicznch zajmowanch przez wskazan sgnał I/O i równania wgenerowane przez kompilator do realizacji tego sgnału menu Laout>Report File quation Viewer lub z pliku z raportem kompilacji. Uwaga!!! Po wbraniu docelowego układu i przpisaniu sgnałów projekt należ poddać powtórnej kompilacji. 6. PROGRAMOWANI UKŁADU Obsługę programatora umożliwia program Programmer (uruchamian z managera lub ikoną na pasku zadań). Zmiana konfiguracji opcji sprzętowch programatora w menu Options>Hardware Setup... Programator Bte-Blaster (f-m Altera), wkorzstuje interfejs JTAG, któr łącz sstem MA+Plus II z zaprogramowanm układem poprzez port równoległ PC. Programowanie odbwa się za pośrednictwem modułu programatora. Programator (Programmer) tworz sekwencje elektrcznch sgnałów programującch fizczne struktur na podstawie zbiorów, wgenerowanch przez kompilator. Funkcje programatora - programowanie; - werfikacja; - odcztwanie zawartości (examine); - badanie stanu zaprogramowania (blank-check); - testowanie funkcjonalne układu. Otwarcie okna programatora powoduje automatczne załadowanie zbioru programującego. Konfiguracja JTAG-a do obsługi kaskadowego połączenia różnch układów menu Programmer>JTAG>Multi-Device JTAG Chain Setup. Konfiguracja układów FL opcja FL>Multi-Device JTAG Chain Setup SRAM. 7. CZNNOŚCI PRZGOTOWAWCZ Przed przstąpieniem do wkonania ćwiczenia, student powinien - szczegółowo zapoznać się z instrukcją, - zapoznać się z wkorzstwanmi w ćwiczeniu aplikacjami, w szczególności dotczącmi wboru układu, przpisania sgnałów do poszczególnch wprowadzeń oraz programowania układu, - powtórzć zasadę działania cfrowch bloków komutacjnch, - powtórzć sposob realizacji funkcji przełączającch z wkorzstaniem bramek oraz bloków funkcjonalnch tpu MU, D/DK, pamięci RAM, - przedstawić rozwiązanie zadań podanch przez prowadzącego. 8. PRZBIG ĆWICZNIA W trakcie realizacji ćwiczenia studenci wkorzstują poznane w ćwiczeniu nr. i aplikacje oraz narzędzi programowe sstemu Max+Plus II lub Quartus II. 8

9 . Uruchamiam sstem i dokonujem edcji projektu.. Przeprowadzam kompilację projektu (menu Compiler>Processing, uaktwniona opcja Timing SNF xtractor - w przpadku czasowej lub opcja Functional SNF xtractor - w przpadku funkcjonalnej).. Uruchamiam edtor przebiegów czasowch (Waveform ditor) i tworzm wmuszenia do smulacji. 4. Z menu Assign >Device dokonujem wboru układu. 5. Dokonujem przpisania sgnałów I/O do wprowadzeń układu (edtor Floorplan ditor) 6. Przeprowadzam powtórną kompilację projektu (uaktwniona opcja Timing SNF xtractor). 7. Uruchamiam smulator-analizator czasow i określam czas propagacji sgnałów pomiędz zadanmi węzłami. 8. Uruchamiam programator (Programmer) z managera lub ikoną na pasku zadań. 9. Sprawdzam poprawność działania zaprogramowanego układu..wświetlam plik raportu (Raport File) i analizujem wniki.. Sporządzam sprawozdanie z przebiegu ćwiczenia. 9. SPRAWOZDANI I FORMA ZALICZNIA ĆWICZNIA Ocenie podlegają cznności zarówno etapu przgotowawczego jak i etapów edcji, smulacji i realizacji projektu w strukturze programowalnej. Warunkiem zaliczenia ćwiczenia jest poprawn przebieg smulacji i działanie zaprogramowanego układu na stanowisku laboratorjnm, przedstawienie wszstkich etapów sntez układów w postaci protokołu oraz wkazanie się niezbędną wiedzą z zakresu wkonwanego ćwiczenia. Protokół powinien zawierać temat i cel ćwiczenia, treść wkonwanch zadań, kolejne etap sntez, schemat projektowanch układów, wniki smulacji i realizacji projektów oraz wnioski.. LITRATURA. L. Grodzki, W. Owieczko Podstaw techniki cfrowej, 6. Barski M., Jędruch W. Układ cfrowe. Podstaw projektowania i opis w jęzku VHDL. PGd, Gdańsk 7. P. Zbsiński, J. Pasierbiński Układ programowalne pierwsze kroki. BTC, 4 4. Materiał pomocnicze strona internetowa firm Altera http//www.altera.com. 9

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE Politechnika Białostocka Wydział lektryczny Katedra Automatyki i lektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALN STRUKTURY LOGICZN SC420 300 Ćwiczenie Nr 3 RALIZACJA UKŁADÓW

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE ES1C420 300 Ćwiczenie Nr 1 SYSTEM CAD

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020 Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TEHNIKA YFOWA 2 T1300 020 Ćwiczenie Nr 6 EALIZAJA FUNKJI EJETOWYH W TUKTUAH

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: PROGRAMOWALNE STRUKTURY LOGICZNE ES1C420 300 Ćwiczenie Nr 2 KOMPILACJA

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TZ1A

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TZ1A Politechnika Białostocka Wydział Elektryczny atedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: EHNIA YFROWA 2 Z1A400 028 Ćwiczenie Nr 3 PRZERZUNII D, J i. REALIZAJA UŁADÓW

Bardziej szczegółowo

Układy kombinacyjne Y X 4 X 5. Rys. 1 Kombinacyjna funkcja logiczna.

Układy kombinacyjne Y X 4 X 5. Rys. 1 Kombinacyjna funkcja logiczna. Układy kombinacyjne. Czas trwania: 6h. Cele ćwiczenia Przypomnienie podstawowych praw Algebry Boole a. Zaprojektowanie, montaż i sprawdzenie działania zadanych układów kombinacyjnych.. Wymagana znajomość

Bardziej szczegółowo

Bramki logiczne Podstawowe składniki wszystkich układów logicznych

Bramki logiczne Podstawowe składniki wszystkich układów logicznych Układy logiczne Bramki logiczne A B A B AND NAND A B A B OR NOR A NOT A B A B XOR NXOR A NOT A B AND NAND A B OR NOR A B XOR NXOR Podstawowe składniki wszystkich układów logicznych 2 Podstawowe tożsamości

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 1 (3h) Wprowadzenie do obsługi platformy projektowej Quartus II Instrukcja pomocnicza do laboratorium z przedmiotu

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TZ1A400 028

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TZ1A400 028 Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TZ1A400 028 Ćwiczenie Nr 1 ZESTAW LABORATORYJNY SYSTEMU

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA Instrukcja pomocnicza do laboratorium z przedmiotu Programowalne Struktury

Bardziej szczegółowo

System cyfrowy. Układ sterujący (kontroler) Układ operacyjny (Datapath) Mikrooperacje wywoływane przez sygnały sterujące.

System cyfrowy. Układ sterujący (kontroler) Układ operacyjny (Datapath) Mikrooperacje wywoływane przez sygnały sterujące. Sstem cfrow Sgnał sterujące ane wejściowe Układ sterując (kontroler) Układ operacjn (atapath) Mikrooperacje wwołwane przez sgnał sterujące Stan części operacjnej ane wjściowe Snteza strukturalna układów

Bardziej szczegółowo

Scenariusz lekcji matematyki z wykorzystaniem komputera

Scenariusz lekcji matematyki z wykorzystaniem komputera Scenariusz lekcji matematki z wkorzstaniem komputera Temat: Wpłw współcznników a i b na położenie wkresu funkcji liniowej. (Rsowanie wkresów prz użciu arkusza kalkulacjnego EXCEL.) Czas zajęć: 9 min Cele:

Bardziej szczegółowo

Technika cyfrowa i mikroprocesorowa. Zaliczenie na ocenę. Zaliczenie na ocenę

Technika cyfrowa i mikroprocesorowa. Zaliczenie na ocenę. Zaliczenie na ocenę I. KARTA PRZEDMIOTU Nazwa przedmiotu/modułu: Nazwa angielska: Kierunek studiów: Poziom studiów: Profil studiów: Jednostka prowadząca: Technika cyfrowa i mikroprocesorowa Edukacja techniczno-informatyczna

Bardziej szczegółowo

Projektowanie z użyciem procesora programowego Nios II

Projektowanie z użyciem procesora programowego Nios II Projektowanie z użyciem procesora programowego Nios II WSTĘP Celem ćwiczenia jest nauczenie projektowania układów cyfrowych z użyciem wbudowanych procesorów programowych typu Nios II dla układów FPGA firmy

Bardziej szczegółowo

Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych

Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych Bramki logiczne Instrukcja do ćwiczeń laboratoryjnych. WSTĘP Celem ćwiczenia jest zapoznanie się z podstawowymi sposobami projektowania układów cyfrowych o zadanej funkcji logicznej, na przykładzie budowy

Bardziej szczegółowo

Funkcja Boolowska a kombinacyjny blok funkcjonalny

Funkcja Boolowska a kombinacyjny blok funkcjonalny SWB - Kombinacyjne bloki funkcjonalne - wykład 3 asz 1 Funkcja Boolowska a kombinacyjny blok funkcjonalny Kombinacyjny blok funkcjonalny w technice cyfrowej jest układem kombinacyjnym złożonym znwejściach

Bardziej szczegółowo

Pomiar bezpośredni przyrządem wskazówkowym elektromechanicznym

Pomiar bezpośredni przyrządem wskazówkowym elektromechanicznym . Rodzaj poiaru.. Poiar bezpośredni (prost) W przpadku poiaru pojednczej wielkości przrząde wskalowan w jej jednostkach wartość niedokładności ± określa graniczn błąd przrządu analogowego lub cfrowego

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 3 (4h) Konwersja i wyświetlania informacji binarnej w VHDL Instrukcja do zajęć laboratoryjnych z przedmiotu Synteza

Bardziej szczegółowo

INSTRUKCJA UŻYTKOWANIA

INSTRUKCJA UŻYTKOWANIA INSTRUKCJA UŻYTKOWANIA KOMPILATORA UKŁADÓW CYFROWYCH ACTIVE CAD Opis układów przy pomocy edytora schematów Opracował dr inż. Piotr Kawalec Warszawa, 2000 rok SPIS TREŚCI str. 1. WSTĘP... 3 2. TWORZENIE

Bardziej szczegółowo

Język opisu sprzętu VHDL

Język opisu sprzętu VHDL Język opisu sprzętu VHDL dr inż. Adam Klimowicz Seminarium dydaktyczne Katedra Mediów Cyfrowych i Grafiki Komputerowej Informacje ogólne Język opisu sprzętu VHDL Przedmiot obieralny dla studentów studiów

Bardziej szczegółowo

Elementy cyfrowe i układy logiczne

Elementy cyfrowe i układy logiczne Element cfrowe i układ logiczne Wkład 6 Legenda Technika cfrowa. Metod programowania układów PLD Pamięć ROM Struktura PLA Struktura PAL Przkład realizacji 3 4 5 6 7 8 Programowanie PLD po co? ustanowić

Bardziej szczegółowo

Laboratorium podstaw elektroniki

Laboratorium podstaw elektroniki 150875 Grzegorz Graczyk numer indeksu imie i nazwisko 150889 Anna Janicka numer indeksu imie i nazwisko Grupa: 2 Grupa: 5 kierunek Informatyka semestr 2 rok akademicki 2008/09 Laboratorium podstaw elektroniki

Bardziej szczegółowo

Lekcja na Pracowni Podstaw Techniki Komputerowej z wykorzystaniem komputera

Lekcja na Pracowni Podstaw Techniki Komputerowej z wykorzystaniem komputera Lekcja na Pracowni Podstaw Techniki Komputerowej z wykorzystaniem komputera Temat lekcji: Minimalizacja funkcji logicznych Etapy lekcji: 1. Podanie tematu i określenie celu lekcji SOSOBY MINIMALIZACJI

Bardziej szczegółowo

Bezpieczeństwo informacji oparte o kryptografię kwantową

Bezpieczeństwo informacji oparte o kryptografię kwantową WYŻSZA SZKOŁA BIZNESU W DĄBROWIE GÓRNICZEJ WYDZIAŁ ZARZĄDZANIA INFORMATYKI I NAUK SPOŁECZNYCH Instrukcja do laboratorium z przedmiotu: Bezpieczeństwo informacji oparte o kryptografię kwantową Instrukcja

Bardziej szczegółowo

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Temat 1. Algebra Boole a i bramki 1). Podać przykład dowolnego prawa lub tożsamości, które jest spełnione w algebrze Boole

Bardziej szczegółowo

Elektronika i techniki mikroprocesorowe

Elektronika i techniki mikroprocesorowe Elektronika i techniki mikroprocesorowe Technika cyfrowa ZłoŜone one układy cyfrowe Katedra Energoelektroniki, Napędu Elektrycznego i Robotyki Wydział Elektryczny, ul. Krzywoustego 2 PLAN WYKŁADU idea

Bardziej szczegółowo

Spis treści 1. Wstęp 2. Ćwiczenia laboratoryjne LPM

Spis treści 1. Wstęp 2. Ćwiczenia laboratoryjne LPM Spis treści 1. Wstęp... 9 2. Ćwiczenia laboratoryjne... 12 2.1. Środowisko projektowania Quartus II dla układów FPGA Altera... 12 2.1.1. Cel ćwiczenia... 12 2.1.2. Wprowadzenie... 12 2.1.3. Przebieg ćwiczenia...

Bardziej szczegółowo

PROGRAMOWALNE STEROWNIKI LOGICZNE

PROGRAMOWALNE STEROWNIKI LOGICZNE PROGRAMOWALNE STEROWNIKI LOGICZNE I. Wprowadzenie Klasyczna synteza kombinacyjnych i sekwencyjnych układów sterowania stosowana do automatyzacji dyskretnych procesów produkcyjnych polega na zaprojektowaniu

Bardziej szczegółowo

MMfpga01. MMfpga11. Instrukcja konfiguracji środowiska, przykładowy projekt oraz programowanie układu

MMfpga01. MMfpga11. Instrukcja konfiguracji środowiska, przykładowy projekt oraz programowanie układu MMfpga01 MMfpga11 Instrukcja konfiguracji środowiska, przykładowy projekt oraz programowanie układu 1 Spis treści 1. Instalacja aplikacji QUARTUS II Web Edition...3 2. Instalacja programu QUARTUS II Web

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 4 (3h) Przerzutniki, zatrzaski i rejestry w VHDL Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów

Bardziej szczegółowo

1.Wstęp. 2.Generowanie systemu w EDK

1.Wstęp. 2.Generowanie systemu w EDK 1.Wstęp Celem niniejszego ćwiczenia jest zapoznanie z możliwościami debuggowania kodu na platformie MicroBlaze oraz zapoznanie ze środowiskiem wspomagającym prace programisty Xilinx Platform SDK (Eclipse).

Bardziej szczegółowo

Projektowanie z użyciem softprocesora picoblaze w układach programowalnych firmy Xilinx

Projektowanie z użyciem softprocesora picoblaze w układach programowalnych firmy Xilinx Projektowanie z użyciem softprocesora picoblaze w układach programowalnych firmy Xilinx CEL ĆWICZENIA Celem ćwiczenia jest utrwalenie wiedzy dotyczącej budowy, działania i własności programowalnych układów

Bardziej szczegółowo

PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu.

PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu. DATA: Ćwiczenie nr 4 PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu.pl 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie

Bardziej szczegółowo

Architektura komputerów Wykład 2

Architektura komputerów Wykład 2 Architektura komputerów Wykład 2 Jan Kazimirski 1 Elementy techniki cyfrowej 2 Plan wykładu Algebra Boole'a Podstawowe układy cyfrowe bramki Układy kombinacyjne Układy sekwencyjne 3 Algebra Boole'a Stosowana

Bardziej szczegółowo

Programowanie nieliniowe optymalizacja funkcji wielu zmiennych

Programowanie nieliniowe optymalizacja funkcji wielu zmiennych Ekonomia matematczna II Ekonomia matematczna II Prowadząc ćwiczenia Programowanie nieliniowe optmalizacja unkcji wielu zmiennch Modele programowania liniowego często okazują się niewstarczające w modelowaniu

Bardziej szczegółowo

Układy kombinacyjne. cz.2

Układy kombinacyjne. cz.2 Układy kombinacyjne cz.2 Układy kombinacyjne 2/26 Kombinacyjne bloki funkcjonalne Kombinacyjne bloki funkcjonalne - dekodery 3/26 Dekodery Są to układy zamieniające wybrany kod binarny (najczęściej NB)

Bardziej szczegółowo

1. Podstawowe wiadomości...9. 2. Możliwości sprzętowe... 17. 3. Połączenia elektryczne... 25. 4. Elementy funkcjonalne programów...

1. Podstawowe wiadomości...9. 2. Możliwości sprzętowe... 17. 3. Połączenia elektryczne... 25. 4. Elementy funkcjonalne programów... Spis treści 3 1. Podstawowe wiadomości...9 1.1. Sterowniki podstawowe wiadomości...10 1.2. Do czego służy LOGO!?...12 1.3. Czym wyróżnia się LOGO!?...12 1.4. Pierwszy program w 5 minut...13 Oświetlenie

Bardziej szczegółowo

2. Architektura mikrokontrolerów PIC16F8x... 13

2. Architektura mikrokontrolerów PIC16F8x... 13 Spis treści 3 Spis treœci 1. Informacje wstępne... 9 2. Architektura mikrokontrolerów PIC16F8x... 13 2.1. Budowa wewnętrzna mikrokontrolerów PIC16F8x... 14 2.2. Napięcie zasilania... 17 2.3. Generator

Bardziej szczegółowo

POLITECHNIKA POZNAŃSKA

POLITECHNIKA POZNAŃSKA POLITECHNIKA POZNAŃSKA INSTYTUT ELEKTROTECHNIKI I ELEKTRONIKI PRZEMYSŁOWEJ Zakład Elektrotechniki Teoretycznej i Stosowanej Laboratorium Podstaw Telekomunikacji Ćwiczenie nr 5 Rok akademicki: Wydział:

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci RAM w FPGA.

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci RAM w FPGA. Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 8 (3h) Implementacja pamięci RAM w FPGA. Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów cyfrowych

Bardziej szczegółowo

Politechnika Śląska w Gliwicach

Politechnika Śląska w Gliwicach Politechnika Śląska w Gliwicach Wydział Automatyki, Elektroniki i Informatyki LABORATORIUM PRZEDMIOTU SYSTEMY MIKROPROCESOROWE ĆWICZENIE 1 Układy wejścia i wyjścia mikrokontrolera ATXMega128A1 1 1 Cel

Bardziej szczegółowo

Komputerowe systemy wspomagania projektowania układów cyfrowych

Komputerowe systemy wspomagania projektowania układów cyfrowych Komputerowe systemy wspomagania projektowania układów cyfrowych 1 Komputerowe projektowanie SPECYFIKACJA PROJEKTU KOMPIACJA WERYFIKACJA I PROGRAMOWANIE Edytor graficzny Symulator Edytor tekstowy Wykresy

Bardziej szczegółowo

Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania

Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania Podstawowe kroki programowania zestawu uruchomieniowego ZL9AVR z systemem operacyjnym NutOS w środowisku

Bardziej szczegółowo

Kombinacyjne bloki funkcjonalne - wykład 3

Kombinacyjne bloki funkcjonalne - wykład 3 SWB - Kombinacyjne bloki funkcjonalne - wykład 3 asz 1 Kombinacyjne bloki funkcjonalne - wykład 3 Adam Szmigielski aszmigie@pjwstk.edu.pl Laboratorium robotyki s09 SWB - Kombinacyjne bloki funkcjonalne

Bardziej szczegółowo

Tworzenie nowego projektu w asemblerze dla mikroprocesora z rodziny 8051

Tworzenie nowego projektu w asemblerze dla mikroprocesora z rodziny 8051 Tworzenie nowego projektu w asemblerze dla mikroprocesora z rodziny 8051 Katedra Automatyki, Wydział EAIiE Akademia Górniczo-Hutnicza w Krakowie Marcin Piątek Kraków 2008 1. Ważne uwagi i definicje Poniższy

Bardziej szczegółowo

Projekt procesora NIOSII w strukturze programowalnego układu logicznego CYCLONEII EP2C35F672C6 podłączenie i obsługa wyświetlacza LCD.

Projekt procesora NIOSII w strukturze programowalnego układu logicznego CYCLONEII EP2C35F672C6 podłączenie i obsługa wyświetlacza LCD. LAB. 2 Projekt procesora NIOSII w strukturze programowalnego układu logicznego CYCLONEII EP2C35F672C6 podłączenie i obsługa wyświetlacza LCD. Laboratorium Mikroprocesorowych Układów Sterowania instrukcja

Bardziej szczegółowo

Układy logiczne. Wstęp doinformatyki. Funkcje boolowskie (1854) Funkcje boolowskie. Operacje logiczne. Funkcja boolowska (przykład)

Układy logiczne. Wstęp doinformatyki. Funkcje boolowskie (1854) Funkcje boolowskie. Operacje logiczne. Funkcja boolowska (przykład) Wstęp doinformatyki Układy logiczne komputerów kombinacyjne sekwencyjne Układy logiczne Układy kombinacyjne Dr inż. Ignacy Pardyka Akademia Świętokrzyska Kielce, 2001 synchroniczne asynchroniczne Wstęp

Bardziej szczegółowo

UKŁADY KOMBINACYJNE WPROWADZENIE. przerzutniki, bramki ze sprzężeniami zwrotnymi. Układ przełączający Y t. Q t stan wewnętrzny

UKŁADY KOMBINACYJNE WPROWADZENIE. przerzutniki, bramki ze sprzężeniami zwrotnymi. Układ przełączający Y t. Q t stan wewnętrzny UKŁADY KOMBINACYJNE PRz 2013 Wprowadzenie. Zadanie przykładowe I. Metoda Karnaugha. Schemat sprzętowy. Program w C. Program w ST. Program w LD. Program ST w środowisku TwinCAT PLC Control. Program LD PLC

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 1 (2h) Wprowadzenie do oprogramowanie EDA wspomagającego syntezę układów cyfrowych (Quartus II) Instrukcja do

Bardziej szczegółowo

LEKCJA. TEMAT: Funktory logiczne.

LEKCJA. TEMAT: Funktory logiczne. TEMAT: Funktory logiczne. LEKCJA 1. Bramką logiczną (funktorem) nazywa się układ elektroniczny realizujący funkcje logiczne jednej lub wielu zmiennych. Sygnały wejściowe i wyjściowe bramki przyjmują wartość

Bardziej szczegółowo

INSTRUKCJA OBSŁUGI PROGRAMATORA WILLEM

INSTRUKCJA OBSŁUGI PROGRAMATORA WILLEM INSTRUKCJA OBSŁUGI PROGRAMATORA WILLEM INSTALACJA PROGRAMU: 1. Uruchamiamy program setup. Po chwili pojawi się okno powitalne. W celu kontynuowania instalacji klikamy na przycisk Next. 2. Wybieramy ścieżkę

Bardziej szczegółowo

Zasady budowania prognoz ekonometrycznych

Zasady budowania prognoz ekonometrycznych Zasad budowania prognoz ekonometrcznch Klasczne założenia teorii predkcji 1. Znajomość modelu kształtowania się zmiennej prognozowanej Znajomość postaci analitcznej wstępującch zależności międz zmiennmi

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020 Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020 Ćwiczenie Nr 12 PROJEKTOWANIE WYBRANYCH

Bardziej szczegółowo

Projektowania Układów Elektronicznych CAD Laboratorium

Projektowania Układów Elektronicznych CAD Laboratorium Projektowania Układów Elektronicznych CAD Laboratorium ĆWICZENIE NR 3 Temat: Symulacja układów cyfrowych. Ćwiczenie demonstruje podstawowe zasady analizy układów cyfrowych przy wykorzystaniu programu PSpice.

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 1 (3h) Wprowadzenie do systemu Quartus II

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 1 (3h) Wprowadzenie do systemu Quartus II Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 1 (3h) Wprowadzenie do systemu Quartus II Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów cyfrowych

Bardziej szczegółowo

14. Grupy, pierścienie i ciała.

14. Grupy, pierścienie i ciała. 4. Grup, pierścienie i ciała. Definicja : Zbiór A nazwam grupą jeśli jest wposaŝon w działanie wewnętrzne łączne, jeśli to działanie posiada element neutraln i kaŝd element zbioru A posiada element odwrotn.

Bardziej szczegółowo

Programowalne Układy Cyfrowe Laboratorium

Programowalne Układy Cyfrowe Laboratorium Zdjęcie opracowanej na potrzeby prowadzenia laboratorium płytki przedstawiono na Rys.1. i oznaczono na nim najważniejsze elementy: 1) Zasilacz i programator. 2) Układ logiki programowalnej firmy XILINX

Bardziej szczegółowo

SKRYPT Z MATEMATYKI. Wstęp do matematyki. Rafał Filipów Piotr Szuca

SKRYPT Z MATEMATYKI. Wstęp do matematyki. Rafał Filipów Piotr Szuca Publikacja współfinansowana przez Unię Europejską w ramach Europejskiego Funduszu Społecznego SKRYPT Z MATEMATYKI Wstęp do matematki Rafał Filipów Piotr Szuca Publikacja współfinansowana przez Unię Europejską

Bardziej szczegółowo

V JURAJSKI TURNIEJ MATEMATYCZNY DLA UCZNIÓW GIMNAZJUM FINAŁ 14 maja 2005 r.

V JURAJSKI TURNIEJ MATEMATYCZNY DLA UCZNIÓW GIMNAZJUM FINAŁ 14 maja 2005 r. V JURAJSKI TURNIEJ MATEMATYCZNY DLA UCZNIÓW GIMNAZJUM FINAŁ 4 maja 005 r. Przecztaj uważnie poniższą instrukcję: Test składa się z dwóch części. Pierwsza część zawiera 0 zadań wielokrotnego wboru. Tlko

Bardziej szczegółowo

Ćwiczenia z S7-1200. S7-1200 jako Profinet-IO Controller. FAQ Marzec 2012

Ćwiczenia z S7-1200. S7-1200 jako Profinet-IO Controller. FAQ Marzec 2012 Ćwiczenia z S7-1200 S7-1200 jako Profinet-IO Controller FAQ Marzec 2012 Spis treści 1 Opis zagadnienie poruszanego w ćwiczeniu. 3 1.1 Wykaz urządzeń..... 3 2 KONFIGURACJA S7-1200 PLC.. 4 2.1 Nowy projekt.

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 2 (3h) Przełączniki, wyświetlacze, multipleksery - implementacja i obsługa w VHDL Instrukcja pomocnicza do laboratorium

Bardziej szczegółowo

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki Wykład 13 - Układy bramkowe Instytut Automatyki i Robotyki Warszawa, 2015 Układy z elementów logicznych Bramki logiczne Elementami logicznymi (bramkami logicznymi) są urządzenia o dwustanowym sygnale wyjściowym

Bardziej szczegółowo

Kurs SIMATIC S7-300/400 i TIA Portal - Podstawowy. Spis treści. Dzień 1. I System SIEMENS SIMATIC S7 - wprowadzenie (wersja 1503)

Kurs SIMATIC S7-300/400 i TIA Portal - Podstawowy. Spis treści. Dzień 1. I System SIEMENS SIMATIC S7 - wprowadzenie (wersja 1503) Spis treści Dzień 1 I System SIEMENS SIMATIC S7 - wprowadzenie (wersja 1503) I-3 Rodzina sterowników programowalnych SIMATIC S7 firmy SIEMENS I-4 Dostępne moduły i ich funkcje I-5 Jednostki centralne I-6

Bardziej szczegółowo

LABORATORIUM ELEKTRONIKA Projektowanie koderów, transkoderów i dekoderów w języku VHDL

LABORATORIUM ELEKTRONIKA Projektowanie koderów, transkoderów i dekoderów w języku VHDL LABORATORIUM ELEKTRONIKA Projektowanie koderów, transkoderów i dekoderów w języku VHDL 1. Cel ćwiczenia W ćwiczeniu student projektuje i implementuje w strukturze układu FPGA (Field Programmable Gate Array)

Bardziej szczegółowo

Ćwiczenie Digital Works 003 Układy sekwencyjne i kombinacyjne

Ćwiczenie Digital Works 003 Układy sekwencyjne i kombinacyjne TECHNIKA MIKROPROCESOROWA 3EB KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA GÓRNICZO-HUTNICZA WWW.AGH.EDU.PL Temat: Narzędzia: Digital Works pakiet

Bardziej szczegółowo

Automatyzacja i robotyzacja procesów produkcyjnych

Automatyzacja i robotyzacja procesów produkcyjnych Automatyzacja i robotyzacja procesów produkcyjnych Instrukcja laboratoryjna Technika cyfrowa Opracował: mgr inż. Krzysztof Bodzek Cel ćwiczenia. Celem ćwiczenia jest zapoznanie studenta z zapisem liczb

Bardziej szczegółowo

Podstawy programowania w środowisku Step 7

Podstawy programowania w środowisku Step 7 GRUPA MT Temat i Autor Podstawy programowania w środowisku Step 7 Krzysztof Bodzek, Arkadiusz Domoracki CEL ĆWICZENIA 1. Poznanie narzędzia Totally Integration Automation Portal 2. Konfiguracja sterownika

Bardziej szczegółowo

Technika cyfrowa Synteza układów kombinacyjnych

Technika cyfrowa Synteza układów kombinacyjnych Sławomir Kulesza Technika cyfrowa Synteza układów kombinacyjnych Wykład dla studentów III roku Informatyki Wersja 2.0, 05/10/2011 Podział układów logicznych Opis funkcjonalny układów logicznych x 1 y 1

Bardziej szczegółowo

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020

Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020 Politechnika iałostocka Wydział Elektryczny Katedra utomatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TEHNIK YFROW 2 TS1300 020 Ćwiczenie Nr 7 LIZNIKI INRNE FUNKJE LIZNIK LPM_ounter

Bardziej szczegółowo

Automatyka Treść wykładów: Literatura. Wstęp. Sygnał analogowy a cyfrowy. Bieżące wiadomości:

Automatyka Treść wykładów: Literatura. Wstęp. Sygnał analogowy a cyfrowy. Bieżące wiadomości: Treść wykładów: Automatyka dr inż. Szymon Surma szymon.surma@polsl.pl pok. 202, tel. +48 32 603 4136 1. Podstawy automatyki 1. Wstęp, 2. Różnice między sygnałem analogowym a cyfrowym, 3. Podstawowe elementy

Bardziej szczegółowo

Instalacja i opis podstawowych funkcji programu Dev-C++

Instalacja i opis podstawowych funkcji programu Dev-C++ Instalacja i opis podstawowych funkcji programu Dev-C++ Przed rozpoczęciem programowania musimy zainstalować i przygotować kompilator. Spośród wielu dostępnych kompilatorów polecam aplikację Dev-C++, ze

Bardziej szczegółowo

Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania

Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania Politechnika Gdańska Wydział Elektrotechniki i Automatyki Katedra Inżynierii Systemów Sterowania Podstawowe kroki programowania zestawu uruchomieniowego ZL9AVR z systemem operacyjnym NutOS w środowisku

Bardziej szczegółowo

Materiały dodatkowe. Simulink Real-Time

Materiały dodatkowe. Simulink Real-Time Katedra Inżynierii Systemów Sterowania Materiały dodatkowe Simulink Real-Time Opracowali: mgr inż. Tomasz Karla Data: Listopad, 2016 r. Wstęp Simulink Real-Time jest środowiskiem pozwalającym na tworzenie

Bardziej szczegółowo

Warsztaty szkoleniowe. Technologia SafetyLon w systemach związanych z bezpieczeństwem funkcjonalnym Narzędzia SafetyLon Moduł 4.5.

Warsztaty szkoleniowe. Technologia SafetyLon w systemach związanych z bezpieczeństwem funkcjonalnym Narzędzia SafetyLon Moduł 4.5. Warsztaty szkoleniowe Technologia SafetyLon w systemach związanych z bezpieczeństwem funkcjonalnym Narzędzia SafetyLon Moduł 4.5 Plan prezentacji 1. 2. 3. Przegląd narzędzi programistycznych wykorzystywanych

Bardziej szczegółowo

1.1. Wymogi bezpieczeństwa Pomoc techniczna TIA Portal V13 instalacja i konfiguracja pakietu...18

1.1. Wymogi bezpieczeństwa Pomoc techniczna TIA Portal V13 instalacja i konfiguracja pakietu...18 3 Przedmowa...9 Wstęp... 13 1. Pierwsze kroki... 15 1.1. Wymogi bezpieczeństwa...16 1.2. Pomoc techniczna...17 1.3. TIA Portal V13 instalacja i konfiguracja pakietu...18 1.3.1. Opis części składowych środowiska

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 9 (3h) Projekt struktury hierarchicznej układu cyfrowego w FPGA. Instrukcja pomocnicza do laboratorium z przedmiotu

Bardziej szczegółowo

ZL19PRG. Programator USB dla układów PLD firmy Altera

ZL19PRG. Programator USB dla układów PLD firmy Altera ZL19PRG Programator USB dla układów PLD firmy Altera Nowoczesny programator i konfigurator układów PLD produkowanych przez firmę Altera, w pełni zgodny ze standardem USB Blaster, dzięki czemu współpracuje

Bardziej szczegółowo

Sterownik kompaktowy Theben PHARAO II

Sterownik kompaktowy Theben PHARAO II Wydział Elektroniki Politechniki Wrocławskiej Laboratorium Automatyki Budynkowej Sterownik kompaktowy Theben PHARAO II 1. Wstęp Pherao II jest niewielkim sterownikiem kompaktowym, który charakteryzuje

Bardziej szczegółowo

ZL1MSP430 Zestaw startowy dla mikrokontrolerów MSP430F11xx/11xxA ZL1MSP430

ZL1MSP430 Zestaw startowy dla mikrokontrolerów MSP430F11xx/11xxA ZL1MSP430 ZL1MSP430 Zestaw startowy dla mikrokontrolerów MSP430F11xx/11xxA ZL1MSP430 Zestaw startowy dla mikrokontrolerów MSP430F11xx/11xxA Mikrokontrolery z rodziny MSP430 słyną z niewielkiego poboru mocy i możliwości

Bardziej szczegółowo

Wykorzystanie standardu JTAG do programowania i debugowania układów logicznych

Wykorzystanie standardu JTAG do programowania i debugowania układów logicznych Politechnika Śląska w Gliwicach Wydział Automatyki Elektroniki i Informatyki Wykorzystanie standardu JTAG do programowania i debugowania układów logicznych Promotor dr inż. Jacek Loska Wojciech Klimeczko

Bardziej szczegółowo

Klucz odpowiedzi i schemat punktowania do próbnego zestawu egzaminacyjnego z zakresu przedmiotów matematyczno-przyrodniczych

Klucz odpowiedzi i schemat punktowania do próbnego zestawu egzaminacyjnego z zakresu przedmiotów matematyczno-przyrodniczych Klucz odpowiedzi i schemat punktowania do próbnego zestawu egzaminacjnego z zakresu przedmiotów matematczno-przrodniczch Z a d a n i a z a m k n i ę t e Numer zadania 3 4 5 6 7 8 9 0 3 4 5 6 7 8 9 0 3

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 10 (3h) Implementacja interfejsu SPI w strukturze programowalnej Instrukcja pomocnicza do laboratorium z przedmiotu

Bardziej szczegółowo

Zaawansowane aplikacje internetowe - laboratorium

Zaawansowane aplikacje internetowe - laboratorium Zaawansowane aplikacje internetowe - laboratorium Web Services (część 3). Do wykonania ćwiczeń potrzebne jest zintegrowane środowisko programistyczne Microsoft Visual Studio 2005. Ponadto wymagany jest

Bardziej szczegółowo

INFORMATOR LABORATORYJNY. TECHNIKA CYFROWA (studia niestacjonarne)

INFORMATOR LABORATORYJNY. TECHNIKA CYFROWA (studia niestacjonarne) INFORMATOR LABORATORYJNY TECHNIKA CYFROWA (studia niestacjonarne) A REGULAMIN LABORATORIUM 1. Laboratorium składa się z 3 ćwiczeń (8 terminów zajęć). Udział na każdych zajęciach jest obowiązkowy. Termin

Bardziej szczegółowo

Wstęp...9. 1. Architektura... 13

Wstęp...9. 1. Architektura... 13 Spis treści 3 Wstęp...9 1. Architektura... 13 1.1. Schemat blokowy...14 1.2. Pamięć programu...15 1.3. Cykl maszynowy...16 1.4. Licznik rozkazów...17 1.5. Stos...18 1.6. Modyfikowanie i odtwarzanie zawartości

Bardziej szczegółowo

Wygląd okna aplikacji Project Navigator.

Wygląd okna aplikacji Project Navigator. Laboratorium przedmiotu Podstawy Techniki Cyfrowej ćw.1: Układy kombinacyjne Wprowadzenie: Wszelkie realizacje układowe projektów w ramach laboratorium z przedmiotu Podstawy Techniki Cyfrowej będą tworzone

Bardziej szczegółowo

ANALIZA MOŻLIWOŚCI NORMALIZACJI WARTOŚCI SKŁADOWYCH TRÓJCHROMATYCZNYCH Z WYKORZYSTANIEM PRZEKSZTAŁCENIA NIELINIOWEGO

ANALIZA MOŻLIWOŚCI NORMALIZACJI WARTOŚCI SKŁADOWYCH TRÓJCHROMATYCZNYCH Z WYKORZYSTANIEM PRZEKSZTAŁCENIA NIELINIOWEGO Wojciech MOĆKO Wojciech ŻAGAN ANALIZA MOŻLIWOŚCI NORMALIZACJI WARTOŚCI SKŁADOWYCH TRÓJCHROMATYCZNYCH Z WYKORZYSTANIEM PRZEKSZTAŁCENIA NIELINIOWEGO STRESZCZENIE W referacie przedstawiono koncepcję zastosowania

Bardziej szczegółowo

ABC 2002/XP PL EXCEL. Autor: Edward C. Willett, Steve Cummings. Rozdział 1. Podstawy pracy z programem (9) Uruchamianie programu (9)

ABC 2002/XP PL EXCEL. Autor: Edward C. Willett, Steve Cummings. Rozdział 1. Podstawy pracy z programem (9) Uruchamianie programu (9) ABC 2002/XP PL EXCEL Autor: Edward C. Willett, Steve Cummings Rozdział 1. Podstawy pracy z programem (9) Uruchamianie programu (9) Obszar roboczy programu (10) o Pasek tytułowy (10) o Przyciski Minimalizuj

Bardziej szczegółowo

SYSTEM OBRAZOWANIA STEREOSKOPOWEGO SEKWENCJI SCEN TRÓJWYMIAROWYCH

SYSTEM OBRAZOWANIA STEREOSKOPOWEGO SEKWENCJI SCEN TRÓJWYMIAROWYCH DAIUSZ ZESZOTASKI PAWEŁ STUMIŁŁO PAWEŁ PEŁCZYŃSKI BOGUSŁAW WIĘCEK ANDZEJ OENC SYSTEM OBAZOWANIA STEEOSKOPOWEGO SEKWENCJI SCEN TÓJWYMIAOWYCH Streszczenie: W prac opisano podstaw stereowizjnch metod rekonstrukcji

Bardziej szczegółowo

Elektrotechnika II Stopień (I stopień / II stopień) Ogólno akademicki (ogólno akademicki / praktyczny)

Elektrotechnika II Stopień (I stopień / II stopień) Ogólno akademicki (ogólno akademicki / praktyczny) Załącznik nr 7 do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. KARTA MODUŁU / KARTA PRZEDMIOTU Kod modułu Nazwa modułu Nazwa modułu w języku angielskim Obowiązuje od roku akademickiego 2012/2013

Bardziej szczegółowo

Electronic Infosystems

Electronic Infosystems Department of Optoelectronics and Electronic Systems Faculty of Electronics, Telecommunications and Informatics Gdansk University of Technology Electronic Infosystems Microserver TCP/IP with CS8900A Ethernet

Bardziej szczegółowo

Wydział Elektryczny Katedra Telekomunikacji i Aparatury Elektronicznej

Wydział Elektryczny Katedra Telekomunikacji i Aparatury Elektronicznej Politechnika Białostocka Wydział Elektryczny Katedra Telekomunikacji i Aparatury Elektronicznej Instrukcja do zajęć laboratoryjnych z przedmiotu: Przetwarzanie Sygnałów Kod: TS1A400027 Temat ćwiczenia:

Bardziej szczegółowo

Projekt procesora NIOSII w strukturze programowalnego układu logicznego CYCLONEII EP2C35F672C6 wersja startowa dla słuchaczy studiów niestacjonarnych.

Projekt procesora NIOSII w strukturze programowalnego układu logicznego CYCLONEII EP2C35F672C6 wersja startowa dla słuchaczy studiów niestacjonarnych. Projekt procesora NIOSII w strukturze programowalnego układu logicznego CYCLONEII EP2C35F672C6 wersja startowa dla słuchaczy studiów niestacjonarnych. Laboratorium Mikroprocesorowych Układów Sterowania

Bardziej szczegółowo

Laboratorium Elektrycznych Systemów Inteligentnych

Laboratorium Elektrycznych Systemów Inteligentnych Laboratorium Elektrycznych Systemów Inteligentnych Ćwiczenie 19 Analiza pracy urządzeń KNX/EIB należących do odrębnych linii magistralnych Celem ćwiczenia jest przeprowadzenie i analiza pracy urządzeń

Bardziej szczegółowo

DOS COMMAND.COM. Rys. 2. Główne moduły programowe systemu operacyjnego DOS. Interpreter poleceń. Rys. 3. Warstwowa struktura systemu DOS

DOS COMMAND.COM. Rys. 2. Główne moduły programowe systemu operacyjnego DOS. Interpreter poleceń. Rys. 3. Warstwowa struktura systemu DOS System Operacyjny DOS DOS (ang. Disc Operating System) jest to 16-bitowy jednozadaniowy system operacyjny. Głównym zadaniem systemu jest obsługa plików w systemie FAT (ang. File Allocation Table) i wsparcie

Bardziej szczegółowo

Uniwersytet w Białymstoku Wydział Ekonomiczno-Informatyczny w Wilnie SYLLABUS na rok akademicki 2010/2011

Uniwersytet w Białymstoku Wydział Ekonomiczno-Informatyczny w Wilnie SYLLABUS na rok akademicki 2010/2011 SYLLABUS na rok akademicki 010/011 Tryb studiów Studia stacjonarne Kierunek studiów Informatyka Poziom studiów Pierwszego stopnia Rok studiów/ semestr 1(rok)/1(sem) Specjalność Bez specjalności Kod katedry/zakładu

Bardziej szczegółowo

TWORZENIE OD PODSTAW PROJEKTU W ŚRODOWISKU QUARTUS PRIME

TWORZENIE OD PODSTAW PROJEKTU W ŚRODOWISKU QUARTUS PRIME Arkadiusz Pantoł MATERIAŁY POMOCNICZE DO KURSU TWORZENIE OD PODSTAW PROJEKTU W ŚRODOWISKU QUARTUS PRIME Obsługa środowiska Quartus Prime może byd kłopotliwa, jeżeli chodzi o stworzenie samego projektu.

Bardziej szczegółowo

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej

Organizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza

Bardziej szczegółowo

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań

Badanie układów średniej skali integracji - ćwiczenie Cel ćwiczenia. 2. Wykaz przyrządów i elementów: 3. Przedmiot badań adanie układów średniej skali integracji - ćwiczenie 6. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi układami SSI (Średniej Skali Integracji). Przed wykonaniem ćwiczenia należy zapoznać

Bardziej szczegółowo

Sterowniki programowalne Programmable Controllers. Energetyka I stopień Ogólnoakademicki. przedmiot kierunkowy

Sterowniki programowalne Programmable Controllers. Energetyka I stopień Ogólnoakademicki. przedmiot kierunkowy Załącznik nr 7 do Zarządzenia Rektora nr 10/12 z dnia 21 lutego 2012r. KARTA MODUŁU / KARTA PRZEDMIOTU Kod modułu Nazwa modułu Nazwa modułu w języku angielskim Sterowniki programowalne Programmable Controllers

Bardziej szczegółowo