Wydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C

Transkrypt

1 Politechnika Białostocka Wdział lektrczn Katedra Automatki i lektroniki Instrukcja do ćwiczeń laboratorjnch z przedmiotu TCHNIKA CFROWA TSC Ćwiczenie Nr CFROW UKŁAD KOMUTACJN Opracował dr inż. Walent Owieczko BIAŁSTOK

2 Spis treści instrukcji. Cel ćwiczenia.... Informacje wstępne Cfrowe układ komutacjne.. 4 tap i narzędzia projektowania układów w sstemie Max+plus II 7 5. Wbór układu i przpisanie sgnałów Programowanie układu 7 7. Cznności przgotowawcze Przebieg ćwiczenia 8 9. Sprawozdanie i forma zaliczenia ćwiczenia Literatura.. 9. CL ĆWICZNIA Zapoznanie się z możliwościami funkcjonalnmi, strukturą wewnętrzną cfrowch układów komutacjnch oraz nabcie umiejętności projektowania i realizacji układów kombinacjnch w strukturach programowalnch.. INFORMACJ WSTĘPN Układ logiczne, w którch aktualn stan wjść jest funkcją bieżącego stanu wejść nazwam układami kombinacjnmi. W ogólnm przpadku układ kombinacjn można przedstawić w postaci wielobiegunnika o n wejściach i m wjściach (rs. -). x x x n m Rs. -. Ogóln model układu kombinacjnego Działanie UK polega na przetwarzaniu w i-tm odcinku czasu każdej z możliwch kombinacji stanów wejść ze zbioru w jedną i tlko jedną kombinację stanów wjść ze zbioru, któremu odpowiada zespół m funkcji przełączającch. = F(), gdzie = {,,..., N- } - zbiór N stanów wejść (N n ); i = (x, x,..., x n ) - słowo wejściowe o n zmiennch wejściowch;

3 = {,,..., M- } - zbiór M stanów wjść (M m ); i = (,,..., m ) - słowo wjściowe o m zmiennch wjściowch; F = {f,f,..., f m } - zbiór funkcji, taki że j = f j (x, x,..., x n ), j =..m Funkcją przełączającą nazwam funkcję przporządkowującą każdej z możliwch kombinacji wartości zmiennch logicznch (argumentów funkcji) wartość binarną funkcji ze zbioru {, } j = f j (x, x,..., x n ) gdzie x, x,..., x n - argument funkcji; j {,} - wartości funkcji. Funkcję przełączającą można przedstawić za pomocą tablic wartości funkcji (tablic prawd) tablic Karnaugh a w postaci zbiorów F i F lub F i F, gdzie F = { F() = }, F = { F() = }, F = { F() = }. CFROW UKŁAD KOMUTACJN Multiplekser układ do przesłania informacji binarnej na wjście z wbranego wejścia danch, którego numer w kodzie NB określa k-bitow adres A A A 7 A A A AAA x x x Rs. -. Struktura wewnętrzna, smbol i tablica prawd multipleksera 8 z wejściem odblokowującm

4 Realizacja funkcji logicznch na multiplekserach Prz użciu MU może bć zrealizowana tlko jedna funkcja o liczbie zmiennch (x, x,... x n ) większej lub równej liczbie wejść adresowch (n k). Sposób wkorzstania multiplekserów zależ od liczb argumentów funkcji i liczb wejść adresowch multipleksera.. Przpadek, gd n = k Wszstkie zmienne (x, x,... x n ) podajem na wejścia adresowe, zaś na odpowiadające im wejścia informacjne wartości funkcji ( lub ) zgodnie z jej opisem. Przkład - Przedstawić realizację na MU-adr. funkcji w postaci ( a,b,c ) = [,, 7 ] Vcc 7 (a,b,c) A A A a b c Rs. -. Realizacji funkcji trzech zmiennch z wkorzstaniem multipleksera 8. Przpadek, gd n > k Część zmiennch (x, x,... x n ) podajem na wszstkie wejścia adresowe, zaś na odpowiadające adresom wejścia danch sgnał ( funkcje cząstkowe ) zależne od pozostałch zmiennch, realizowane prz użciu bramek. Metod realizacji. Metoda siatek Karnaugh a Tablicę Karnaugh'a przekształca się tak, ab jej wiersze (kolumn) bł opisane włącznie zmiennmi funkcji adresującmi multiplekser. Wted wiersze (kolumn), opisane dziesiętnie zgodnie z wagami wejść adresowch, odpowiadają poszczególnm wejściom informacjnm MU. Funkcje cząstkowe wznacza się dokonując sklejeń tlko wewnątrz pojednczch wiersz (kolumn) tablic Karnaugh'a. Przkład - Przedstawić realizację na MU-adr. funkcji w postaci (a,b,c,d)=σ[,,5,6,,(,4,9,4)] 4

5 abc\d - i V c c - d d d (a,b,c,d) - A A A - a b c Rs. -4. Realizacji funkcji czterech zmiennch z wkorzstaniem multipleksera 8. Metoda quasi-optmalnego wboru zmiennch Na podstawie analiz minimalnch postaci funkcji APN lub KPN określa się ilość wstąpień poszczególnch zmiennch (zmienne w postaci afirmacji i negacji traktuje się równoważnie). Na wejścia adresowe multipleksera podaje się te zmienne, które mają największą ilość wstąpień. Funkcje cząstkowe na poszczególnch wejściach informacjnch multipleksera, określa się podstawiając do APN lub KPN wartości zmiennch adresowch. Przkład - Przedstawić na MU-adr. realizację funkcji w postaci (a,b,c,d) = Σ[,,,4,5,6,,] Minimalna postać APN funkcji = ac + ad + abc Liczb wstąpień zmiennch a -, b -, c -, d - Stosując multiplekser 4, funkcje cząstkowe powstaną z obu zmiennch b i d = (,b,,d ) = = (,b,,d ) = = (,b,,d ) = d = (,b,,d ) = b b) b d (a,b,c,d) Vcc A A Rs. -5. Wkorzstanie multipleksera 4 do realizacji funkcji (a,b,c,d). a c 5

6 Demultiplekser Demultiplekser (D) jest układem o działaniu odwrotnm do multipleksera. Posiada wejście danch, k wejść adresowch oraz N = k wjść. D może bć wposażon w wejścia sterujące (odblokowujące). 7 A A A x x x A A A A A A Rs. -6. Struktura wewnętrzna, smbol i tablica demultipleksera 8 Wmuszając na wejściu danch demultipleksera stał sgnał logiczn ("" lub " ) i traktując wejścia adresowe jako wejścia kodu n-bit. kodu, uzskuje się układ dekodera (DK) NB z N. Realizacja funkcji logicznch na demultiplekserach/dekoderach Na jednm D/DK można zrealizować zespół funkcji w postaciach kanonicznch (KPS lub KPI). W przpadku D/DK z wjściami zanegowanmi, realizacja KPS (Σ) sprowadza się do podania na wejścia NAND sgnałów z wjść D/DK o numerach odpowiadającch składnikom funkcji. W przpadku KPI (Π) dla wjść zanegowanch stosujem bramki AND, podając sgnał wjściowe D/DK odpowiadające cznnikom funkcji. Przkład -4 ( a, b, c) = [,,7] ( a,b,c ) = [, 4, 6] 6

7 "" A B C a b c (a,b,c) (a,b,c) Rs. -7. Realizacja funkcji logicznch na demultiplekserze o wjściach prostch. 4. TAP I NARZĘDZIA PROJKTOWANIA UKŁADÓW W SSTMI CAD Tworzenie projektu - edtor tekstow (Text ditor) - edtor graficzn (Graphic ditor) - edtor przebiegów czasowch (Waveform ditor) - edtor smboli (Smbol ditor) - edtor planu zasobów (Floorplan ditor) Przetwarzanie projektu kompilator (Compiler) Werfikacja projektu (Project Verification) Smulator (Simulator) - edtor przebiegów czasowch (Waveform ditor) - analizator czasow (Timing Analzer) Programowanie układów (Device Pogramming) - programator (Programmer) 5. WBÓR UKŁADU I PRZPISANI SGNAŁÓW Wbór układu menu Assign>Device na pasku zadań. W wświetlonm oknie dokonujem wboru rodzin i tpu układu. Prz użciu edtora Floorplan ditor (uruchamia się z managera lub ikoną z paska zadań) dokonujem przpisania sgnałów I/O do fizcznch wprowadzeń układu. Dwa sposob prezentacji sgnałów I/O i wprowadzeń dołączonch do końcówek MC z widokiem na bloki logiczne (LAB), dołączonch do wprowadzeń układu z widokiem na obudowę. Przełączenie międz widokami wbór jednej z opcji Laout>Device View, Laout>LAB View lub podwójnm kliknięciem lewm przciskiem msz. Samodzielne przporządkowanie sgnałów I/O wbranm wprowadzeniom Opcją Laout>Current Assignments Floorplan odłączam wcześniej przporządkowane sgnał I/O, Samodzielnie przporządkowujem sgnał I/O (dołączanie sgnałów w każdm ze sposobów prezentacji układu odbwa się tak samo, np. poprzez przeciąganie mszą nazw sgnału do zadanego wprowadzenia). 7

8 Podgląd zasobów logicznch zajmowanch przez wskazan sgnał I/O i równania wgenerowane przez kompilator do realizacji tego sgnału menu Laout>Report File quation Viewer lub z pliku z raportem kompilacji. Uwaga!!! Po wbraniu docelowego układu i przpisaniu sgnałów projekt należ poddać powtórnej kompilacji. 6. PROGRAMOWANI UKŁADU Obsługę programatora umożliwia program Programmer (uruchamian z managera lub ikoną na pasku zadań). Zmiana konfiguracji opcji sprzętowch programatora w menu Options>Hardware Setup... Programator Bte-Blaster (f-m Altera), wkorzstuje interfejs JTAG, któr łącz sstem MA+Plus II z zaprogramowanm układem poprzez port równoległ PC. Programowanie odbwa się za pośrednictwem modułu programatora. Programator (Programmer) tworz sekwencje elektrcznch sgnałów programującch fizczne struktur na podstawie zbiorów, wgenerowanch przez kompilator. Funkcje programatora - programowanie; - werfikacja; - odcztwanie zawartości (examine); - badanie stanu zaprogramowania (blank-check); - testowanie funkcjonalne układu. Otwarcie okna programatora powoduje automatczne załadowanie zbioru programującego. Konfiguracja JTAG-a do obsługi kaskadowego połączenia różnch układów menu Programmer>JTAG>Multi-Device JTAG Chain Setup. Konfiguracja układów FL opcja FL>Multi-Device JTAG Chain Setup SRAM. 7. CZNNOŚCI PRZGOTOWAWCZ Przed przstąpieniem do wkonania ćwiczenia, student powinien - szczegółowo zapoznać się z instrukcją, - zapoznać się z wkorzstwanmi w ćwiczeniu aplikacjami, w szczególności dotczącmi wboru układu, przpisania sgnałów do poszczególnch wprowadzeń oraz programowania układu, - powtórzć zasadę działania cfrowch bloków komutacjnch, - powtórzć sposob realizacji funkcji przełączającch z wkorzstaniem bramek oraz bloków funkcjonalnch tpu MU, D/DK, pamięci RAM, - przedstawić rozwiązanie zadań podanch przez prowadzącego. 8. PRZBIG ĆWICZNIA W trakcie realizacji ćwiczenia studenci wkorzstują poznane w ćwiczeniu nr. i aplikacje oraz narzędzi programowe sstemu Max+Plus II lub Quartus II. 8

9 . Uruchamiam sstem i dokonujem edcji projektu.. Przeprowadzam kompilację projektu (menu Compiler>Processing, uaktwniona opcja Timing SNF xtractor - w przpadku czasowej lub opcja Functional SNF xtractor - w przpadku funkcjonalnej).. Uruchamiam edtor przebiegów czasowch (Waveform ditor) i tworzm wmuszenia do smulacji. 4. Z menu Assign >Device dokonujem wboru układu. 5. Dokonujem przpisania sgnałów I/O do wprowadzeń układu (edtor Floorplan ditor) 6. Przeprowadzam powtórną kompilację projektu (uaktwniona opcja Timing SNF xtractor). 7. Uruchamiam smulator-analizator czasow i określam czas propagacji sgnałów pomiędz zadanmi węzłami. 8. Uruchamiam programator (Programmer) z managera lub ikoną na pasku zadań. 9. Sprawdzam poprawność działania zaprogramowanego układu..wświetlam plik raportu (Raport File) i analizujem wniki.. Sporządzam sprawozdanie z przebiegu ćwiczenia. 9. SPRAWOZDANI I FORMA ZALICZNIA ĆWICZNIA Ocenie podlegają cznności zarówno etapu przgotowawczego jak i etapów edcji, smulacji i realizacji projektu w strukturze programowalnej. Warunkiem zaliczenia ćwiczenia jest poprawn przebieg smulacji i działanie zaprogramowanego układu na stanowisku laboratorjnm, przedstawienie wszstkich etapów sntez układów w postaci protokołu oraz wkazanie się niezbędną wiedzą z zakresu wkonwanego ćwiczenia. Protokół powinien zawierać temat i cel ćwiczenia, treść wkonwanch zadań, kolejne etap sntez, schemat projektowanch układów, wniki smulacji i realizacji projektów oraz wnioski.. LITRATURA. L. Grodzki, W. Owieczko Podstaw techniki cfrowej, 6. Barski M., Jędruch W. Układ cfrowe. Podstaw projektowania i opis w jęzku VHDL. PGd, Gdańsk 7. P. Zbsiński, J. Pasierbiński Układ programowalne pierwsze kroki. BTC, 4 4. Materiał pomocnicze strona internetowa firm Altera http// 9