Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Transkrypt

1 Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 1 (3h) Wprowadzenie do obsługi platformy projektowej Quartus II Instrukcja pomocnicza do laboratorium z przedmiotu Programowalne Struktury Logiczne studiów stacjonarnych I stopnia kierunku: Elektronika i Telekomunikacja specjalność: Aparatura elektroniczna Kod przedmiotu: TS1C Instrukcję opracował: dr inż. Marian Gilewski Białystok 2014

2 1. Cel ćwiczenia. Celem ćwiczenia jest przypomnienie podstawowych umiejętności związanych z obsługą platformy projektowej Quartus II Web Edition, która będzie wykorzystywana do realizacji dalszych ćwiczeń laboratoryjnych. Jest to oprogramowanie ogólnodostępne, które studenci mogą używać przygotowując projekty kolejnych ćwiczeń. Wersję instalacyjną programu 9.1 Service Pack 2 można pobrać w laboratorim. 2. Część pierwsza - instalacja oprogramowania na własnym komputerze. Pakiet Quartus II jest systemem CAD zorientowanym na wspomaganie projektowania i uruchamiania systemów cyfrowych w strukturach programowalnych firmy Altera. Podobne oprogramowanie innych firm (Xilinx, Atmel,...) funkcjonuje na zbliży sposób, stąd poznanie tego systemu otwiera drogę do obsługi pakietów projektowych ASIC/CPLD/FPGA innych producentów. W laboratorium używany jest system Quartus II ze względu na obsługiwane studenckie modele prototypowe DE2 firmy Altera. Niezależnie od komercyjnej wersji programu studenci mogą zainstalować na własnych komputerach domowych i pracować z nieco ograniczoną ogólnodostępną wersją Quartus II Web Edition Software (np. wersja 9.1 z Service Pack 2). Możliwości tej wersji są wystarczające do przygotowywania i realizacji poszczególnych ćwiczeń laboratoryjnych. Proces instalacji wersji Web Edition jest następujący: 1.Należy wejść się na stronę internetową pobrać plik 91sp2_quartus_free.exe i uruchomić. Widok ekranu po wykonaniu tej czynności jest zbliżony do poniższego rysunku: 2. Następnie należy wybrać opcję Next

3 3. W dalszej kolejności należy wybrać przeczytać i zaakceptować warunki licencji opcją Next 4. Po wykonaniu tej czynności należy podać dane personalne i przejść dalej Next

4 5. Kolejno należy określić lokalizację docelową programu i przejść dalej Next. 6. Następnie wybieramy rodzaj instalacji pełna czy niestandardowa i zatwierdzamy Next.

5 7. Podsumowanie ustawień - zatwierdzamy Next. 8. Rozpoczyna się proces instalacji...

6 9. Po jego zakończeniu rozpoczynają się ustawienia końcowe Oraz... OK

7 11. Następnie pojawi się końcowy ekran procesu instalacji... Finish 12. Po pierwszym uruchomieniu pojawi się ekran... wybieramy Run a następnie OK.

8 13. Kolejny ekran umożliwia pracę z projektem lub interaktywny trening obsługi programu - na zajęciach wybierzemy opcję Create z New Project, - na ekranie pojawi się okno dialogowe, w którym należy podać: -- położenie katalogu roboczego projektu, -- nazwę nowego projektu, -- system zaproponuje domyślną nazwę pliku top-level identyczną z nazwą projektu, można ją zmienić jednak w czasie zajęć pozostaniemy przy nazwie domyślnej.

9 14. Następnie należy wybrać rodzinę układów PLD i konkretny egzemplarz (z modułu DE1). 15. Następnie wybierany jest rodzaj pliku źródłowego opisującego projekt: - w przypadku opisu za pomocą schematu: Block Diagram/Schematic File, - w przypadku opisu w kodzie VHDL: VHDL File.

10 15a. W przypadku opisu układu za pomocą schematu, tworzymy schemat używając funkcji wbudowanego edytora graficznego, ta forma opisu w większości przypadków, nie jest kompatybilna z innymi platformami projektowymi CAD PLD. 15b. W przypadku opisu układu kodem VHDL korzystamy z wbudowanego edytora tekstowego lub dowolnego inne innego edytora ASCII, gdyż kod źródłowy jest niesformatowanym tekstem w tym kodzie. 16. Po zakończeniu opisu układu w formie graficznej lub kodu źródłowego należy dokonać kompilacji projektu: - w czasie kompilacji sprawdzana jest min. poprawność schematu lub składni kodu, - jeżeli kompilacja zakończy się sukcesem, można przejść do kolejnego etapu, - w przypadku wystąpienia błędów należy skorygować opis układu a kompilację powtórzyć, - następny rysunek przedstawia komunikat poprawnie zakończonej kompilacji:

11 17. W kolejnym kroku należy przypisać fizyczne numery wyprowadzeń układu scalonego PLD portom pliku top-level projektu. Do tego celu używa się wbudowanego modułu Pin Planner. Po przypisaniu pinów układ należy skompilować a po jej zakończeniu można ją zaprogramować i dokonać weryfikacji laboratoryjnej. Wstępną weryfikację układu, przed zaprogramowaniem, można przeprowadzić dokonując symulacji.

12 Warunkiem przeprowadzenia symulacji jest istnienie skompilowanego opisu układu oraz pliku wektorów testowych. 18. Prześledźmy utworzenie wektora testowego na przykładzie układu opisanego schematem: - otwieramy nowy plik (1) typu Victor Waveform File (2)

13 - ustawiamy końcowy czas symulacji (End Time), - w kolumnie Name wybieramy Insert Insert Node or Bus,

14 - za pomocą fukcji Node Finder List >>, tworzymy listę sygnałów, - używając lewego menu ustawiamy wartości sygnałów wejściowych, wskazując określony port oraz zakres czasowy i poziom (charakter) sygnału,

15 - plik wektora wymuszeń zapisujemy pod nazwę domyślną i uruchamiamy symulator, - wyniki symulacji otrzymujemy w postaci wykresów czasowych: 3. Część druga proste zadania projektowe obejmujące naukę obsługi Quartus II zostaną podane w czasie zajęć. Literatura: 1. Quartus II Software Quick Start Guide (PDF), Introduction to the Quartus II Software (PDF),