Układy cyfrowe - bramki Instrukcja do ćwiczenia z przedmiotu Komputery w pracach eksperymentalnych

Transkrypt

1 dr Małgorzata Jakubowska Układy cyfrowe - bramki Instrukcja do ćwiczenia z przedmiotu Komputery w pracach eksperymentalnych Wstęp Sygnały elektryczne, takie jak napięcie, istnieją w systemach cyfrowych w jednej z dwóch rozróżnialnych wartości: poziom niski L (ang. Low) oraz poziom wysoki H (ang. High). Przypisanie wartości dwójkowych 0 i 1 tym poziomom jest dowolne. W praktyce zamiast poziomów określa się dwa pola tolerancji, wewnątrz których powinien znajdować się poziom sygnału reprezentującego logiczne 0 i 1 (rys. 1). Rys. 1. Pola tolerancji napięcia w logice pozytywnej (poziom niższy reprezentuje 0, zaś poziom wyższy 1). Oznaczenia wielokrotności dziesiętnych Przedrostek Oznaczenie Wartość Liczba zeta Z = tryliard eksa E = trylion peta P = biliard tera T = bilion giga G 10 9 = miliard mega M 10 6 = milion kilo k* 10 3 = tysiąc hekto h 10 2 = 100 sto deka da 10 1 = 10 dziesięć k pisany małą literą aby zachować zgodność z układem SI

2 Oznaczenia wielokrotności binarnych (IEC) Wielokrotność Pochodzenie Symbol Nazwa Wartość 2 10 kilo binarne Ki Kibi 2 10 = mega binarne Mi Mibi 2 20 = giga binarne Gi Gibi 2 30 = tera binarne Ti Tebi 2 40 = peta binarne Pi Pebi 2 50 = eksa binarne Ei Exbi 2 60 = zetta binarne Zi Zebi 2 70 = jotta binarne Yi Yobi 2 80 = Reprezentacja bramek OR i ND E1 OR E1 E2 ND E2 + + lgebra Boole a Struktura matematyczna złożona z trzech działań binarnych: (lub, or, alternatywa) (i, and, koniunkcja) ~ (nie, not, przeczenie logiczne) oraz wyróżnionych elementów 0 (fałsz), 1 (prawda). lgebrą Boole'a nazywamy niepusty zbiór B zawierający przynajmniej dwa elementy 0,1 oraz określone są dwuargumentowe działania sumy (+ lub ) i iloczynu (* lub ) oraz jedno działanie nazywane dopełnieniem lub negacją ( lub ˉ) spełniające następujące aksjomaty (dla x, y, z B): 1. x y = y x; x y = y x - przemienność 2. (x + y) + z = x + (y + z); (x y) z = x (y z) - łączność 2

3 3. x (y + z) = x y + x z; x + y z = (x + y) (x + z) -rozdzielność 4. x + (x * y) = x; x (x + y) = x - absorpcja 5. x + 0 = x; x 1 = 1 - identyczność 6. dla dowolnego elementu x B istnieje x B taki, że x + x = 1; x* x = 0 - dopełnienie Bramki logiczne Bramkami logicznymi nazywamy układy elektroniczne realizujące funkcje logiczne jednej lub wielu zmiennych. Sygnały wejściowe i wyjściowe bramek przyjmują wartość 0 lub 1. Podstawowe bramki logiczne to: ND, OR, NOT (inwerter), NND, NOR, XOR. Wszystkie bramki logiczne, z wyjątkiem NOT mogą mieć większą liczbę wejść. Bramki logiczne należą do grupy cyfrowych układów kombinacyjnych, tzn. układów w których stan wyjść jednoznacznie zależy od aktualnego stanu wejść. Bramka scharakteryzowana jest poprzez nazwę, symbol graficzny, funkcje logiczne oraz tablicę prawdy (tabela 1). Bramka OR czyli funkcja logiczna lub - jest to układ sumy logicznej, który daje na wyjściu sygnał jeden, jeżeli tę wartość ma conajmniej jeden z sygnałów. Oznacza to, że zero pojawia się wtedy i tylko wtedy, kiedy oba sygnały są wartości zero. Bramka ND czyli funkcja logiczna i, jest to układ iloczynu logicznego, który spełnia następujące funkcje: na wyjściu pojawia się sygnał 1 wtedy i tylko wtedy, kiedy oba sygnały wejściowe posiadają wartość logiczną jeden. Nazwa bramki Symbol graficzny Funkcja logiczna Tablica prawdy Y NOT Y B Y ND Y

4 B Y OR Y B B Y NND Y B Y NOR Y B B Y XOR Y B Tabela. 1. Bramki logiczne. Bramka NOT (inwerter) realizuje funkcje logiczną nie. Jest to układ zmieniający wartość logiczną sygnału na przeciwną tzn. daje na wyjściu sygnał jeden, gdy na wejściu pojawia się zero i odwrotnie. Złożone funkcje logiczne realizują bramki NOR, NND oraz XOR. Bramka NOR (funkcja logiczna nie-lub, układ sumy zanegowanej) jest to układ na którego wyjściu pojawia się sygnał jeden wtedy i tylko wtedy, gdy na wszystkich wejściach istnieje sygnał zero. Bramka NND (funkcja logiczna nie-i ) jest to układ logiczny iloczynu zanegowanego, dający na wyjściu wartość zero wtedy i tylko wtedy, gdy na wejściu wszystkie sygnały mają wartość jeden. 4

5 Bramki logiczne są realizowane w układach scalonych. Układ scalony jest półprzewodnikowym kryształem krzemu, inaczej zwanym modułem (ang. chip), zawierającym elektroniczne części, takie jak: tranzystory, diody, rezystory i kondensatory. Elementy te są połączone wewnątrz modułu, realizując żądany układ elektroniczny. Moduł jest zamontowany w ceramicznej lub plastykowej obudowie z przymocowanymi zewnętrznymi końcówkami. Złożoność układów scalonych określa tzw. skala integracji: Układem scalonym o małej skali integracji SSI (ang. Small Scale Integration) jest układ zawierający do 10 bramek. Układ scalony o średniej skali integracji MSI (ang. Medium Scale Intergration) zawiera od 10 do 100 bramek. Układ scalony o dużej skali integracji LSI (ang. Large Scale Integration) zawiera od 100 do kilku tysięcy bramek. Układy scalone zawierające więcej niż kilka tysięcy bramek są układami o bardzo dużej skali integracji VLSI (ang. Very Large Scale Integration). Superduży stopień scalenia, wielki stopień scalenia, olbrzymi stopień scalenia, SLSI, ULSI (ang. Super Large Scale of Integration, Ultra Large Scale of Integration) oznacza największy stopień scalenia układu elektronicznego w obiegowej klasyfikacji. Układy ULSI zawierają w jednej strukturze krzemowej miliony tranzystorów. Tyle elementów zawierają np. architektury procesorów 32 i 64 bitowych. Układy scalone klasyfikuje się również ze względu na technologie, w jakich zostały wykonane. Do najbardziej popularnych należą następujące technologie: TTL (biopolarne) (ang. Transistor Transistor Logic), stan niski od 0,2 do 0,8 V, stan wysoki od 2 do 5 V CMOS (unipolarne) (ang. Complementary Metal Oxide Semiconductor). Mogą być zasilane znacznie szerszym zakresem napięć niż TTL od 2 do 6V (HC) I od 3 do 15 V (C) ECL (ang. Emiter Coupled Logic), MOS (ang. Metal Oxide Semiconductor), Osiągnęły one wysoki poziom technologiczny i znaczne upowszechnienie rynkowe oraz w dalszym ciągu są ulepszane jakościowo i rozszerzane asortymentowo. Podział układów logicznych 1. Układy kombinacyjne i sekwencyjne 2. Układy synchroniczne i asynchroniczne Układy sekwencyjne nazywamy układami cyfrowymi, w których stan wyjść zależy od stanu wejść oraz od poprzednich stanów układu. Układem asynchronicznym nazywamy taki układ, dla którego w dowolnym momencie jego działania stan wejść oddziałuje na stan wyjść. 5

6 Układem synchronicznym nazywamy taki ukł. cyf. dla którego stan wejścia. wpływa na stan wyjścia jedynie w pewnych określonych odcinkach czasu pracy ukł. zwanych czasem czynnym, natomiast w pozostałych odcinkach czasu zwanych czasem martwym, stan wejść nie wpływa na stan wyjścia. Odcinki czasu czynnego i martwego wyznaczane są przez podanie specjalnego przebiegu zwanego przebiegiem zegarowym lub taktującym na wejście zwane wejściem zegarowym lub taktującym. Do tej pory zajmowaliśmy się układami kombinacyjnymi - to znaczy takimi, w których stan sygnałów wyjściowych zależy w każdej chwili wyłącznie od bieżącego stanu sygnałów wejściowych. Natomiast przerzutniki są elementami zaliczanymi do grupy układów sekwencyjnych. W układach sekwencyjnych stan na wyjściu układu jest funkcją nie tylko bieżących stanów wejściowych, ale również stanów na wyjściu układu w poprzednich chwilach czasowych. W układach tych oprócz elementów logicznych (kombinacyjnych) występują elementy pamięciowe. W zależności od trybu pracy układy sekwencyjne możemy podzielić na asynchroniczne i synchroniczne. Układ asynchroniczny zmienia swój stan wyjść bezpośrednio po zmianie stanu wejść. W układach synchronicznych zmiana stanu wyjść odbywa się w chwilach wyznaczonych zmianą sygnału synchronizującego. Podstawowym elementem sekwencyjnym, który zapamiętuje jeden bit informacji jest układ nazywany przerzutnikiem. Przerzutnik jest układem o co najmniej dwóch wejściach i z reguły dwóch wyjściach. Większość przerzutników to przerzutniki synchroniczne. Wyjątek stanowi najprostszy przerzutnik nazywany asynchronicznym przerzutnikiem RS. Wejścia mogą być: zegarowe CK (ang. Clock), zwane inaczej synchronizującymi albo wyzwalającymi, informacyjne, programujące. Jeśli przerzutnik ma wejście synchronizujące, to jest nazywany przerzutnikiem synchronicznym, natomiast jeśli nie ma takiego wejścia-przerzutnikiem asynchronicznym. Przerzutnik synchroniczny reaguje na informację podawaną na wejścia informacyjne tylko w obecności impulsu zegarowego. Przerzutnik może być wyposażony w dwa wejścia programujące: ustawiające S (ang. Set) i zerujące R (ang. Reset) nazywane również Preset i Clear. Wejścia programujące są zawsze wejściami asynchronicznymi (niezależne od sygnału zegarowego). Istnieje wiele typów przerzutników. Podstawowe to: RS, D i JK. Działanie logiczne przerzutników najczęściej obrazuje się za pomocą tablicy stanów, w której przedstawione są stany na wejściach informacyjnych układu oraz odpowiadające im stany na wyjściu(ach) układu. Wyjścia przerzutników oznaczane są zazwyczaj symbolami Q i Q. W tablicy stanów zazwyczaj prezentuje się stan wyjścia Q pomijając wyjście Q,które jest jego negacją. Symbole graficzne przerzutników w wersji TTL (Transistor Transistor Logic ) Symbole graficzne przerzutników odzwierciedlają ich strukturę wewnętrzną. Jeżeli umieścimy wskaźnik negacji na wejściu przerzutnika to wejście jest aktywowane niskim poziomem logicznym (w symbolu graficznym należy umieścić okrąg przed nazwą wejścia. Wejścia zegarowe (synchronizujące) oznaczone są poprzez trójkąt równoboczny. Niektóre przerzutniki są wyzwalane (aktywowane) przy zmianie sygnału na wejściu zegarowym; wejście takie nazywamy wejściem dynamicznym. Mówimy wówczas o takim przerzutniku, że jest wyzwalany frontem (sygnału zegarowego): 6

7 synchroniczny przerzutnik RS Przerzutnik ten składa się z dwóch odpowiednio połączonych ze sobą bramek. Do budowy tego przerzutnika można wykorzystać bramki NND lub NOR. Przerzutnik ten ma dwa wejścia informacyjne/programujące R i S oraz dwa wyjścia Q i Q. Wejścia R i S są wejściami asynchronicznymi tzn. ich stany natychmiast oddziaływują na stany wyjść. Rysunek przedstawia schemat przerzutnika asynchronicznego RS zbudowanego z bramek NOR. Podanie stanu 1 na jedno z wejść informacyjnych (programujących) powoduje ustawienie na wyjściu odpowiadającej mu bramki stanu 0 (Suma dwóch sygnałów, z których co najmniej jeden jest równy 1 wynosi 1 a po zanegowaniu daje 0 NOR +B) Schemat logiczny Symbol graficzny tabela stanów tabela stanów uproszczona Podanie stanu 1 na obydwa wejścia przerzutnika spowodowałoby wystąpienie stanów 0 na obydwu wyjściach, co jest niezgodne z założeniem, że w przerzutniku jedno wyjście jest negacją drugiego. Stan ten jest nazywany stanem niedozwolonym N. Podanie stanu 0 na obydwa wejścia daje możliwość określenia stanu wyjść w chwili n-tej wyłącznie na podstawie stanu wyjść w chwili n-1. Jest to stan w którym przerzutnik realizuje funkcję pamiętania sygnału poprzedniego. 7

8 Na rysunkach symbol X oznacza dowolny sygnał. Synchroniczny przerzutnik RS Synchroniczny przerzutnik RS różni się w swojej budowie od przerzutnika asynchronicznego dodatkowymi dwoma bramkami dołączonymi na wejściu układu. Przerzutnik ten można zbudować zarówno z bramek NOR, jak i NND. Na schemacie przedstawiony jest Synchroniczny przerzutnik RS zbudowany bramek NOR: schemat logiczny symbol graficzny tabela stanów uproszczona tabela stanów W tablicy stanów podkreślono stany stabilne, tzn. nie powodujące zmiany stanu wyjść. Przerzutnik D typu latch (zatrzask) Przerzutnik ten jest przerzutnikiem synchronicznym reagującym na poziom niski lub wysoki wejście zegarowe. Zatem reaguje on tylko na stan wysoki (czynny) na wejściu zegarowym, w czasie martwym stan przerzutnika nie będzie ulegał zmianie stan pamiętania. Przerzutniki te służą do budowy rejestrów typu latch 8

9 Układy kombinacyjne Układem kombinacyjnym nazywamy układ, w którym każda kombinacja sygnałów wejściowych jednoznacznie określa kombinację sygnałów wyjściowych. Kombinacja sygnałów wejściowych nazywana jest stanem wejść, natomiast kombinacja sygnałów wyjściowych - stanem wyjść. Oznaczymy przez X zbiór wszystkich możliwych stanów wejść, zaś przez Y zbiór wszystkich możliwych stanów wyjść. Rozważmy układ kombinacyjny o m wejściach i n wyjściach. Działanie układu kombinacyjnego opisuje funkcja logiczna: Y f (X ), równoważna układowi następujących funkcji logicznych: y 1 f,..., 1( x1, x2 xm) y n f n ( x1, x2,..., xm) Układ kombinacyjny można opisać również za pomocą tablicy prawdy. naliza układów kombinacyjnych naliza układu kombinacyjnego polega na określeniu relacji pomiędzy wartościami jego wejść i wyjść. Śledząc sygnały na wejściach i wyjściach każdej bramki otrzymujemy funkcje logiczne. Poniższe akapity omawiają przykładowe, proste układy kombinacyjne. Bramy, multipleksery i demultipleksery Przyglądając się tabeli stanów bramki ND można stwierdzić, że jeżeli na wejściu S jest stan 0, wówczas na wyjściu jest także stan 0. Natomiast, gdy na wejściu S jest stan 1, na wyjściu bramki jest taki sam sygnał jak na drugim wejściu. Tę właściwość bramki ND wykorzystuje się do budowy układów przepuszczających lub zatrzymujących informację zwanych bramami (rys. 2). Gdy na wejściu sterującym S jest sygnał 0 ( brama zamknięta ), wtedy wszystkie wyjścia Bi mają stan 0. Gdy S = 1 wówczas Bi = i ( brama otwarta ). Rys.2. Brama: 0, 1, 2 wejścia informacyjne; S wejście sterujące; B0, B1, B2 wyjścia. 9

10 Bramy znajdują zastosowanie przy sterowaniu przesyłaniem informacji. Do tych samych celów mogą zostać zastosowane multipleksery i demultipleksery. Multiplekserem nazywamy układ kombinacyjny wybierający informację dwójkową na jednej z linii wejściowych i kierujący ją na jedną linię wyjściową. Wybór linii wejściowej jest określany przez linie sterujące. Sieć realizującą układ multipleksera o 2 2 liniach wejściowych i 2 liniach sterujących jest pokazana na rysunku 3. Rys. 3. Multiplekser o czterech wejściach i dwóch liniach adresowych (sterujących). Demultiplekser kieruje informację z wejścia X na jedno z wyjść Yi, w zależności od kombinacji bitów na wejściu adresowym (rys. 4). Rys. 4.Demultiplekser dwóch liniach adresowych i czterech liniach wyjściowych. 10

11 Układy arytmetyczne Układ kombinacyjny dodający dwie cyfry dwójkowe jest nazywany półsumatorem (ang. Half dder). Wynik dodawania dwóch liczb jednobitowych w ogólnym przypadku jest liczbą dwubitową (np. 1 B+1 B = 10 B). Zmiennymi wejściowymi półsumatora są bity składników (, B). Zmiennymi wyjściowymi są bity sumy S i przeniesienia C (bardziej znaczący bit wyniku). Sieć (rys. 5) i tablica prawdy (tab. 2) dla półsumatora są przedstawione poniżej. Wejścia Wyjścia B C S Tabela 2. Tablica prawdy dla półsumatora. Z tablicy prawdy półsumatora otrzymujemy następujące funkcje logiczne: S (, B) (1,2 ) B C (, B) (3). Na tej podstawie możemy narysować schemat logiczny półsumatora (rys. 5). (a) (b) Rys. 5. Półsumator: (a) układ bramek, (b) symbol. Korzystając z praw de Morgana można przedstawić funkcje S(, B) oraz C(, B) w postaci: S (, B) C (, B) 11

12 i na ich podstawie narysować schemat logiczny półsumatora zrealizowanego za pomocą bramek NND. Układ kombinacyjny dodający trzy cyfry dwójkowe jest nazywany sumatorem pełnym (ang. Full dder). Ma trzy wejścia. Dwie ze zmiennych wejściowych (, B) reprezentują bity składników sumy. Trzecie wejście (C1) reprezentuje przeniesienie z poprzedniej, mniej znaczącej pozycji. Zmiennymi wyjściowymi są bity sumy S i przeniesienia C. Tablica prawdy dla sumatora pełnego jest przedstawiona w tabeli 3. Wejścia Wyjścia B C1 C S Tabela 3. Tablica prawdy dla sumatora. Z tablicy prawdy sumatora pełnego otrzymujemy następujące funkcje logiczne: S (, B, C1) (1,2,4,7), C (, B, C1) (3,5,6,7). Funkcji s(x,y,z) nie można zminimalizować. Zatem S (, B, C1) (1,2,4,7) C1 C1 C1 C1. Minimalizując funkcję c(x,y,z) otrzymujemy: C(, B, C1) C1 BC1. Na podstawie otrzymanych funkcji S(, B, C1) oraz C(, B, C1) rysujemy schemat logiczny sumatora. Używając symbolu półsumatora układ można narysować w postaci zaprezentowanej na rys

13 (a) (b) Rys. 6. Sumator pełny: (a) układ bramek, (b) symbol. Sumę dwóch n-bitowych liczb dwójkowych można uzyskać w układzie n-bitowego sumatora równoległego. Dekodery Dekoderem (konwerterem kodu) nazywamy układ kombinacyjny realizujący funkcję logiczną zmieniającą informację dwójkową z jednej postaci na drugą (z jednego kodu na inny). Sieć realizującą przykładowy układ dekodera 3 bitowego przedstawiono na rysunku 7. Rys. 7. Konwerter naturalnego kodu binarnego na kod Graya. Zaprezentowany na rys. 7 układ realizuje konwersję według tablicy prawdy, zamieszczonej w tabeli 4. Naturalny kod binarny Kod Graya X2 X1 X0 Y2 Y1 Y Tabela 4. Tablica prawdy dla konwertera kodu naturalnego na kod Graya. 13

14 Układy sekwencyjne Do dalszych rozważań wprowadzimy dyskretną skalę czasu. Kolejne punkty na tej skali będziemy oznaczać liczbami naturalnymi 1, 2,..., t-1, t, t+1,... Zbiór wszystkich możliwych stanów wejść układu w chwili t będziemy oznaczać przez X t, natomiast zbiór wszystkich możliwych stanów wyjść układu w chwili t przez Y t. W układach kombinacyjnych stan wejść X t wyznacza jednoznacznie stan wyjść Y t. W układach sekwencyjnych stan wyjść Y t zależy nie tylko od stanu wejść X t, lecz także od stanu wejść X t-1, X t-2,... Układ sekwencyjny jest zatem układem z pamięcią. Kolejne punkty na dyskretnej skali czasu układu sekwencyjnego odpowiadają kolejnym zboczom jednakowego typu (dodatnim, ujemnym) impulsów zegarowych (ang. Clock pulses). Diagram czasowy impulsów zegarowych jest przedstawiony na rysunku 8. zbocze dodatnie (narastające) poziom zbocze ujemne (opadające) okres T czas t t+1 Rys. 8. Diagram czasowy impulsów zegarowych o częstotliwości f 1 T. Podręcznik strony