Ćwiczenie 27 Temat: Układy komparatorów oraz układy sumujące i odejmujące i układy sumatorów połówkowych i pełnych. Cel ćwiczenia

Transkrypt

1 Ćwiczenie 27 Temat: Układy komparatorów oraz układy sumujące i odejmujące i układy sumatorów połówkowych i pełnych. Cel ćwiczenia Poznanie zasad budowy działania komparatorów cyfrowych. Konstruowanie komparatorów z podstawowych bramek logicznych i układu scalonego. Czytanie schematów elektronicznych, przestrzeganie zasad bhp podczas montażu elementów. INSTRUKCJA DO WYKONANIA ZADANIA Przestrzegaj zasad BHP przy pomiarach elektrycznych. Zachowaj ostrożność w czasie ćwiczenia. Sprawdź stan elementów zastosowanych w ćwiczeniu oraz narzędzi. Do wykonania jakiejkolwiek operacji porównania są niezbędne dwie liczby. Komparator w swojej najprostszej postaci ma dwa wejścia. Jeśli te dwa wejścia zostaną nazwane A i B to są możliwe wtedy trzy wyjścia: A>B, A=B i A<B Schemat i symbol prostego komparatora przedstawiono na rys (a) Schemat logiczny. Rys Komparator (b) Symbol układu Na rys przedstawiono komparator jednobitowy. W aplikacjach obecnie opracowywanych najczęściej używa się komparatora czterobitowego. Scalony komparator jednobitowy określający własności sygnału wejściowego (mniejszy, większy od wartości granicznej) zawiera układ scalony TTL 7485 oraz CMOS Układ scalony TTL jest układem, który tylko sprawdza (przez porównanie), czy sygnały wejściowe są sobie równe. W komparatorze czterobitowym każdy bit reprezentuje potęgę liczby 2 tj. 2 0, 2 1, 2 2 i 2 4 Proces porównywania rozpoczyna się od bitu najbardziej znaczącego (2 3 ). Jeśli dla bitu 2 3 sygnał na wejściu A jest większy od sygnału na wejściu B to wyjście A>B komparatora zosta je ustawione w stan wysoki. Jeśli dla bitu 2 3 sygnały na wejściach A i B są sobie równe, to operacja porównywania jest przenoszona do następnego bitu (2 2 ). Jeśli na tym etapie porównywania, nadal sygnały wejściowe są równe, to proces porównywania jest powtarzany dla następnego bitu. Jeśli z kolei dla najmniej znaczącego bitu (2 ) sygnały wejściowe są w dalszym ciągu równe, to wyjście A=B komparatora przechodzi w stan wysoki. Rys Komparator czterobitowy (a) Układ porównujący zbudowany z czterech komparatorów jednobitowych (b) Symbol układowy 1

2 NIEZBĘDNY SPRZĘT LABORATORYJNY 1 KL podstawowy moduł edukacyjny z laboratorium układów elektrycznych 2. KL moduł edukacyjny z kombinacyjnym układem logicznym (1) 3. KL moduł edukacyjny z kombinacyjnym układem logicznym (5) PROCEDURA A. Zbudowanie komparatora z podstawowych bramek logicznych 1. Ustawić moduł KL na module KL (moduł edukacyjny laboratorium z podstawowych układów elektrycznych), poczym zlokalizować blok a. Wykonać połączenia posługując się schematem montażowym przedstawionym na rys (a) i schematem logicznym układu przedstawionym na rys (b). Rys komparator jednobitowy (a) Schemat montażowy (moduł KL blok a) (b) Schemat logiczny 2. Wejścia układu są w stanie aktywnym wysokim. Dołączyć wejścia A B odpowiednio do przełączników danych SW1 i SW2. Wyjścia są w stanie aktywnym niskim. Dołączyć wyjścia F1, F2 i F5 odpowiednio do wskaźników stanów logicznych L1, L2 i L3. Doprowadzić do modułu KL napięcie stałe +5 V z zasilacza o na pięciu ustawionym na stałe znajdującego się module KL Doprowadzając kolejno, zgodnie z tablicą 2-5-1, stany logiczne do wejść A i 0, zapisać w tablicy odpowiadające tym stanom napięcia na wyprowadzeniach wyjściowych. Tablica B A F1 F2 F3 (SW2) (SW1) L1 L2 L3 0 0 A=B 0 1 A>B 1 0 A<B 1 1 A=B B. Zbudowanie komparatora z układem scalonym TTL Ustawić moduł KL na module KL (moduł edukacyjny laboratorium z podstawowych układów elektrycznych) poczym zlokalizować blok a. Doprowadzić do modułu KL napięcie stałe +5 V z zasilacza o napięciu ustawionym na stałe znajdującego się module KL Układ U6 jest scalonym układem komparatora czterobitowego Przyporządkowanie kolejnych wyprowadzeń oraz tablicę funkcyjną przedstawiono na rysunku poniżej. Rys Przyporządkowanie wyprowadzeń i tablica funkcyjna układu

3 Rys Schemat montażowy (moduł KL blok a) 2. Dołączyć wejścia Al A4 odpowiednio do przełączników danych SW4 SW a wejścia Bl 34 odpowiednio do przełączników danych SWO SW3. 3. Dołączyć wyjścia A=B do Li A<B do L2, a A>B do L3. 4. Doprowadzając kolejno, zgodnie z tablicą 2-5-2, Stany logiczne wejściowe, zapisać w tablicy odpowiadające tym stanom napięcia na wyprowadzeniach wyjściowych. Tablica A4 SW7 A3 SW6 A2 SW5 A1 SW4 B4 SW3 B3 SW2 B2 SW1 B1 SW0 L3 A>B L2 A<B L1 A=B PODSUMOWANIE 1. Komparator jednobitowy ma trzy wyjścia: A>B, A=B i A<B. 2. Układ scalony 7485 jest komparatorem czterobitowym. Stany na wejściach szeregowych A>B, A=B i A<B są wynikami porównania dolnych bitów. Wejścia szeregowe mają wpływu, gdy bity górne są równe. Układy sumujące i odejmujące. Układy sumatorów połówkowych i pełnych. Cel ćwiczenia Poznanie własności sumatorów połówkowych i pełnych pracujących w jednostce arytmetycznej. Budowanie sumatorów połówkowych i pełnych z podstawowych bramek logicznych i układu scalonego. Czytanie schematów elektronicznych, przestrzeganie zasad bhp podczas montażu elementów. INSTRUKCJA DO WYKONANIA ZADANIA Przestrzegaj zasad BHP przy pomiarach elektrycznych. Zachowaj ostrożność w czasie ćwiczenia. Sprawdź stan elementów zastosowanych w ćwiczeniu oraz narzędzi. Sumatory można podzielić na połówkowe (HA hallf-adder) i pełne (FA full-adder). Sumatory połówkowe wykorzystują zasady dodawania binarnego, przy czym jest to operacja dodawania tylko jednego bitu. Wynikiem takiego dodawania jest suma i przeniesienie. W dodawaniu binarnym przeniesienie powstaje wtedy, gdy suma dwóch liczb jest większa od 1. Operację dodawania liczb binarnych przez sumator połówkowy przedstawiono poniżej. 3

4 Gdy dodaje się 1 do 1, to suma jest równa 1, a przeniesienie wynosi 1. Operacje wykonywane przez sumator połówkowy ograniczają się do dodawania liczb jednobitowych. Sumator pełny wykonuje operacje dodawania liczb o długości większej od 2 bitów. Patrz przykładowa operacja wykonywana przez sumator pełny przedstawiona na rysunku powyżej. Sumator pełny można zbudować z dwóch sumatorów połówkowych. Na rys przedstawiono układy i symbole sumatorów połówkowego i pełnego. Rys Sumatory połówkowy i pełny (a) Sumator połówkowy. (b) Sumator pełny Aby wykonać operację dodawania liczb mających długość większą niż dwa bity, należy połączyć ze sobą układy logiczne w sposób przedstawiony na rys lub, aby wytwarzać dwie sumy Rys Sumator czterobitowy jednocześnie, zbudować konfigurację z wejściami połączonymi równolegle. Jednak suma kolejnego sumatora występującego w łańcuchu sumatorów po innym sumatorze będzie stabilna tylko wtedy, gdy ustabilizuje się wcześniej przeniesienie z tego poprzedniego sumatora. Na przykład w układzie przedstawionym na rys suma z sumatora FA2 nie ustabilizuje się, aż ustabilizuje się przeniesienie z sumatora FAl. Gdy sumator FAl dodaje A1 do B1, to efektem tej operacji jest suma S1 i przeniesienie C1. Przeniesienie to (C1) będzie następnie dodane w sumatorze FA2 do B2 i do A2, i powstanie wtedy suma S2 i następne przeniesienie C2. W przypadku sumatora przed stawionego na rys sumy z czterech sumatorów nie ustabilizują się jednocześnie, opóźniając proces dodawania. Opóźnienie może być wyeliminowane przez użycie sumatora z przeniesieniami równoległymi. Sumator składowy sumatora z przeniesieniami równoległymi nie musi czekać, aż poprzedni sumator ustabilizuje się zanim wykona on operację dodawania, oszczędzając w ten sposób czas. W wyrażeniu boolowskim zakłada się, że: Pi Ai Bi Gi Ai * Bi Zatem element wyjściowy i przeniesienie można wyrazić następująco: Si Pi Ci C 1 Gi PiCi Element Gi nazywa się przeniesieniem generowanym. Gdy elementy Ai i Bi są oba równe 1, to element Gi nie odnosi się do wprowadzanego przeniesienia. Element Pi jest nazywany przeniesieniem transmitowanym związanym z transmisją przeniesienia między Ci i Ci+1. Jeśli zastąpimy funkcję przeniesienia każdego stopnia poprzednim przeniesieniem Cl, to otrzymamy: C2=Gl + P1Cl C3 = G2+P2C2 = G2+P2G1+P2P1Cl 4

5 C4 = G3+P3C3 = P3P2G1+P3P2P1C1 Rys Generator przeniesienia z przeniesieniami równoległymi. Na rys przedstawiono układ przeniesienia generatora przeniesienia z przeniesieniami równoległymi. Jest nim układ scalony typu TTL Sumator liczb binarnych można przekształcić w na sumator liczb BCD. Ponieważ liczba zapisana w kodzie BCD ma 4 bity, przy największej liczbie wynoszącej 9; a największa czterobitowa liczba binarna jest równoważna liczbie dziesiętnej 15, to między sumatorem binarnym a BCD istnieje różnica równa 6. Gdy zatem do dodawania liczb zapisanych w kodzie BCD użyje się sumatora liczb binarnych to należy dodać 6 w następujących warunkach 1. Gdy zaistnieje jakiekolwiek przeniesienie 2. Gdy suma jest większa od 9 Gdy kolejność wag jest S8,S4, S2, S1, a suma jest większa od 9, to S8S4+S8S2. Jeśli powstanie przeniesienie, to zakładając, że przeniesienie to jest równe CY, trzeba w takich warunkach dodać 6 czyli: Cn = CY + S8S4 + S8S2 Na rys przedstawiono układ sumatora liczb w kodzie BCD. Rys Sumator BCD NIEZBĘDNY SPRZĘT LABORATORYJNY 1. KL podstawowy moduł edukacyjny z laboratorium układów elektrycznych 2. KL moduł edukacyjny ze kombinacyjnym układem logicznym (2) PROCEDURA A. Zbudowanie sumatorów połówkowego i pełnego z podstawowych bramek logicznych 1. Ustawić moduł KL na module KL (moduł edukacyjny laboratorium z podstawowych układów elektrycznych), po czym zlokalizować blok a. 2. Wykonać połączenia posługując się schematem montażowym przedstawionym na rys schematem układu sumatora połówkowego przedstawionym na rys Doprowadzić do modułu KL napięcie stałe +5V z zasilacza o napięciu ustawionym na stałe znajdującego się w module KL

6 Rys Schemat montażowy (moduł KL blok a) Rys Układ sumatora połówkowego 3. Dołączyć wejścia A i B odpowiednio do przełączników danych SWO i SW1. Tablica Dołączyć wyjścia F1 i F2 odpowiednio do wskaźników stanów logicznych L1 i L2. SW1 (B) SW0 (A) PRZENIESIENIE (F1) SUMA (F2) Doprowadzając kolejno, zgodnie z tablicą , Stany logiczne do wejść A i B, za 0 1 pisać w tej tablicy odpowiadające im 1 0 stany wyjściowe Wykonać połączenia posługując się schematem montażowym przedstawionym na rys i schematem układu sumatora pełnego przedstawionym na rys Rys Schemat montażowy (moduł KL blok Rys. 3-l-8 Układ sumatora pełnego a) 6

7 6. Dołączyć wejścia A, B i C odpowiednio do przełączników danych SW1 i SW2 i SW3. Wejścia A i B są wejściami składników sumy, a C jest przeniesieniem poprzednim. Dołączyć wyjścia F3 i F5 odpowiednio do wskaźników stanu logicznego L1 i L2. 7. Doprowadzając kolejno, zgodnie z tablicą 3-1-2, stany logiczne do wejść A, B i C, zapisać w tej tablicy odpowiadające im stany wyjściowe. B. Zbudowanie pełnego sumatora 4-bitowego z układem scalonym Ustawić moduł KL na module KL (moduł edukacyjny laboratorium z podstawowych układów elektrycznych) po czym zlokalizować blok b. Układ scalony U5 jest pełnym sumatorem czterobitowym Połączyć wejście Y5 z masą ( 0 ) tak, aby bramki XOR układu, U6, które są dołączone do Y0 Y3 działały jako bufory. 2. Dołączyć wejścia X0 X3 (jeden składnik sumy) i Y0 Y3 (drugi składnik sumy) odpowiednio do przełączników danych SW0 SW3 i SW4 SW7. Dołączyć wyprowadzenie F1(wyjście przeniesienia) do L1 a Σ0- Σ3 (suma) do L2 L5. Doprowadzić do modułu KL napięcie stałe +5V z zasilacza o napięciu ustawionym na stałe znajdującego się module KL Rys Schemat montażowy (moduł KL blok b) Tablica SW3 (s) SW2 (B) SW1 (A) PRZENIESIENIE (F3) SUMA (F5) Tablica 3-l-3 Y X Σ F F F A C F B E F 3. Doprowadzając kolejno, zgodnie tablicą 3-1-3, stany logiczne do wejść Y i X, zapisać w tej tablicy odpowiadające im stany na wyjściach F1(stan w kodzie binarnym) i Σ (stan w kodzie heksadecymalnym). X=X3X2X1X0 Y=Y3Y2Y1Y0 Σ= Σ3 Σ2 Σ1 Σ0 7

8 C. Zbudowanie sumatora BCD 1. Ustawić moduł KL na module KL (moduł edukacyjny laboratorium z podstawowych Rys Schemat montażowy (moduł KL blok b) układów elektrycznych), po czym zlokalizować blok b. Układ przedstawiony na rys. 3-l-10 pracuje jako sumator liczb w kodzie BCD. 2. Dołączyć wejścia XO X3 do SW0 SW3, Y0 Y3 do SW4 SW7, a Y5 do masy ( 0 ). Układy scalone U5 i U9 są pełnymi, czterobitowymi sumatorami binarnymi Dołączyć wyjścia F8 Fl1 układu U5 do wejść jednego z wyświetlaczy cyfrowych. Wyprowadzenia F8 Fl1 powinny być też dołączone do wskaźników logicznych Ll L4 Dołączyć wyjścia F1 i F2 odpowiednio do wskaźników logicznych L5 i L6 Dołączyć wy F4 F7 układu scalonego U9 do wejść pozostałego wyświetlacza cyfrowego Dołączyć też wyprowadzenia F4 F7 do L0 L3 i F3 do L4 3. Wyprowadzenia F11 F8 są wyjściami sumy X0 X3 i Y0 Y3, podczas, gdy F1 jest wyprowadzeniem przeniesienia. Doprowadzając kolejno, zgodnie z tablicą 3-1-4, stany logiczne do wejść X0 X3 i Y0 Y3, zapisać w tej tablicy odpowiadające im stany na wyjściowe. Tablica Wejścia Wyjścia (U5) Suma końcowa (U9) X3 X2 X1 X0 Y3 Y2 Y1 Y0 F1 F11 F10 F9 F8 F2 F3 F7 F6 F5 F PODSUMOWANIE Sumatory można podzielić na połówkowe pełne. Sumator liczb binarnych można przekształcić w sumator liczb w kodzie BCD. Układ sumatora z przeniesieniami równoległymi jest skomplikowany. Nie jest często stosowany chyba, że jest potrzebna duża szybkość działania. 8

9 Zespół Szkół Mechanicznych w Namysłowie Pomiary elektryczne i elektroniczne Temat ćwiczenia: Układy komparatorów oraz układy sumujące i odejmujące i układy sumatorów połówkowych i pełnych. Imię i nazwisko Nr ćw 27 Data wykonania Klasa 2TEZ Grupa Zespół OCENY Samoocena Wykonanie Ogólna Cel ćwiczenia; Wykaz materiałów Wykaz narzędzi i sprzętu.. Wykaz aparatury kontrolno-pomiarowej... NIEZBĘDNY SPRZĘT LABORATORYJNY 1 KL podstawowy moduł edukacyjny z laboratorium układów elektrycznych 2. KL moduł edukacyjny z kombinacyjnym układem logicznym (1) 3. KL moduł edukacyjny z kombinacyjnym układem logicznym (5) PROCEDURA A. Zbudowanie komparatora z podstawowych bramek logicznych 1. Ustawić moduł KL na module KL (moduł edukacyjny laboratorium z podstawowych układów elektrycznych), poczym zlokalizować blok a. Wykonać połączenia posługując się schematem montażowym przedstawionym na rys (a) i schematem logicznym układu przedstawionym na rys (b). Rys komparator jednobitowy (a) Schemat montażowy (moduł KL blok a) (b) Schemat logiczny 2. Wejścia układu są w stanie aktywnym wysokim. Dołączyć wejścia A B odpowiednio do przełączników danych SW1 i SW2. Wyjścia są w stanie aktywnym niskim. Dołączyć wyjścia F1, F2 i F5 odpowiednio do wskaźników stanów logicznych L1, L2 i L3. Doprowadzić do modułu KL napięcie stałe +5 V z zasilacza o na pięciu ustawionym na stałe znajdującego się module KL Doprowadzając kolejno, zgodnie z tablicą 2-5-1, stany logiczne do wejść A i 0, zapisać w tablicy odpowiadające tym stanom napięcia na wyprowadzeniach wyjściowych. Tablica B A F1 F2 F3 (SW2) (SW1) L1 L2 L3 0 0 A=B 0 1 A>B 1 0 A<B 1 1 A=B 9

10 B. Zbudowanie komparatora z układem scalonym TTL Ustawić moduł KL na module KL (moduł edukacyjny laboratorium z podstawowych układów elektrycznych) po czym zlokalizować blok a. Doprowadzić do modułu KL napięcie stałe +5 V z zasilacza o napięciu ustawionym na stałe znajdującego się module KL Układ U6 jest scalonym układem komparatora czterobitowego Przyporządkowanie kolejnych wyprowadzeń oraz tablicę funkcyjną przedstawiono na rysunku poniżej. Rys Przyporządkowanie wyprowadzeń i tablica funkcyjna układu 7485 Rys Schemat montażowy (moduł KL blok a) 2. Dołączyć wejścia Al A4 odpowiednio do przełączników danych SW4 SW a wejścia Bl 34 odpowiednio do przełączników danych SWO SW3. 3. Dołączyć wyjścia A=B do Li A<B do L2, a A>B do L3. 4. Doprowadzając kolejno, zgodnie z tablicą 2-5-2, Stany logiczne wejściowe, zapisać w tablicy odpowiadające tym stanom napięcia na wyprowadzeniach wyjściowych. Tablica A3 A2 A1 B4 B3 B2 SW6 SW5 SW4 SW3 SW2 SW A4 SW7 B1 SW0 L3 A>B L2 A<B L1 A=B 10

11 NIEZBĘDNY SPRZĘT LABORATORYJNY 1. KL podstawowy moduł edukacyjny z laboratorium układów elektrycznych 2. KL moduł edukacyjny ze kombinacyjnym układem logicznym (2) PROCEDURA A. Zbudowanie sumatorów połówkowego i pełnego z podstawowych bramek logicznych 1. Ustawić moduł KL na module KL (moduł edukacyjny laboratorium z podstawowych układów elektrycznych), po czym zlokalizować blok a. 2. Wykonać połączenia posługując się schematem montażowym przedstawionym na rys schematem układu sumatora połówkowego przedstawionym na rys Doprowadzić do modułu KL napięcie stałe +5V z zasilacza o napięciu ustawionym na stałe znajdującego się w module KL Rys Schemat montażowy (moduł KL blok a) Rys Układ sumatora połówkowego 3. Dołączyć wejścia A i B odpowiednio do przełączników danych SWO i SW1. Dołączyć wyjścia F1 i F2 odpowiednio do wskaźników stanów logicznych L1 i L2. Doprowadzając kolejno, zgodnie z tablicą 3-1-1, Stany logiczne do wejść A i B, za pisać w tej tablicy odpowiadające im stany wyjściowe. Tablica SW1 (B) SW0 (A) PRZENIESIENIE (F1) SUMA (F2) Wykonać połączenia posługując się schematem montażowym przedstawionym na rys i schematem układu sumatora pełnego przedstawionym na rys

12 Rys Schemat montażowy (moduł KL blok a) Rys. 3-l-8 Układ sumatora pełnego 6. Dołączyć wejścia A, B i C odpowiednio do przełączników danych SW1 i SW2 i SW3. Wejścia A i B są wejściami składników sumy, a C jest przeniesieniem poprzednim. Dołączyć wyjścia F3 i F5 odpowiednio do wskaźników stanu logicznego L1 i L2. 7. Doprowadzając kolejno, zgodnie z tablicą 3-1-2, stany logiczne do wejść A, B i C, zapisać w tej tablicy odpowiadające im stany wyjściowe. B. Zbudowanie pełnego sumatora 4-bitowego z układem scalonym Ustawić moduł KL na module KL Tablica SW3 (s) SW2 (B) SW1 (A) PRZENIESIENIE (F3) SUMA (F5) (moduł edukacyjny laboratorium z podstawowych układów elektrycznych) poczym zlokalizować blok b. Układ scalony U5 jest pełnym sumatorem czterobitowym Połączyć wejście Y5 z masą ( 0 ) tak, aby bramki XOR układu, U6, które są dołączone do Y0 Y3 działały jako bufory. 2. Dołączyć wejścia X0 X3 (jeden składnik sumy) i Y0 Y3 (drugi składnik sumy) odpowiednio do przełączników danych SW0 SW3 i SW4 SW7. Dołączyć wyprowadzenie F1(wyjście przeniesienia) do L1 a Σ0- Σ3 (suma) do L2 L5. Doprowadzić do modułu KL napięcie stałe +5V z zasilacza o napięciu ustawionym na stałe znajdującego się module KL

13 Rys Schemat montażowy (moduł KL blok b) Tablica3-l-3 Y X Σ F F F A C F B E F 3. Doprowadzając kolejno, zgodnie tablicą 3-1-3, stany logiczne do wejść Y i X, zapisać w tej tablicy odpowiadające im stany na wyjściach F1(stan w kodzie binarnym) i Σ (stan w kodzie heksadecymalnym). X=X3X2X1X0 Y=Y3Y2Y1Y0 Σ= Σ3 Σ2 Σ1 Σ0 C. Zbudowanie sumatora BCD 1. Ustawić moduł KL na module KL Rys Schemat montażowy (moduł KL blok b) (moduł edukacyjny laboratorium z podstawowych układów elektrycznych), po czym zlokalizować blok b. Układ przedstawiony na rys. 3-l-10 pracuje jako sumator liczb w kodzie BCD. 2. Dołączyć wejścia XO X3 do SW0 SW3, Y0 Y3 do SW4 SW7, a Y5 do masy ( 0 ). Układy scalone U5 i U9 są pełnymi, czterobitowymi sumatorami binarnymi Dołączyć wyjścia F8 Fl1 układu U5 do wejść jednego z wyświetlaczy cyfrowych. Wyprowadzenia F8 Fl1 powinny być też dołączone do wskaźników logicznych Ll L4 Dołączyć wyjścia F1 i F2 odpowiednio do wskaźników logicznych L5 i L6 Dołączyć wy F4 F7 układu scalonego U9 do wejść pozostałego wyświetlacza cyfrowego Dołączyć też wyprowadzenia F4 F7 do L0 L3 i F3 do L4 3. Wyprowadzenia F11 F8 są wyjściami sumy X0 X3 i Y0 Y3, podczas, gdy F1 jest wyprowadzeniem przeniesienia. Doprowadzając 13

14 kolejno, zgodnie z tablicą 3-1-4, stany logiczne do wejść X0 X3 i Y0 Y3, zapisać w tej tablicy odpowiadające im stany na wyjściowe. Tablica Wejścia Wyjścia (U5) Suma końcowa (U9) X3 X2 X1 X0 Y3 Y2 Y1 Y0 F1 F11 F10 F9 F8 F2 F3 F7 F6 F5 F WNIOSKI I SPOSTZRZEŻENIA 14