Projektowanie układów VLSI Układy cyfrowe w technologii MOS ramki bramki podstawowe bramki złożone rysowanie topografii bramka transmisyjna Przerzutniki z bramkami transmisyjnymi z bramkami zwykłymi dr inż. Ireneusz rzozowski
ramki podstawowe - inwerter Inwerter klasyczny Inwerter komplementarny zas. zas. K u W WE W WE K K d WE= 1 klucz K zwarty W= 0, WE= 0 klucz K otwarty W= 1 Klucze K u i K d przełączają się naprzemiennie 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 2
ramki podstawowe zasada ogólna PUN PUN pull-up network łączy wyjście bramki z zasilaniem, gdy Fwe1,we2,..,weN)= 1, czyli realizuje jedynkę logiczną we1 we2 wen PN W PN pull-down network łączy wyjście bramki z masą, gdy Fwe1,we2,..,weN)= 0, czyli realizuje zero logiczne rozważania w niniejszej prezentacji dotyczą logiki dodatniej: napięcie zasilania = 1, a masa to 0 logiczne) Układy PUN i PN pracują na przemian 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 3
ramki podstawowe klucze Układ PUN - zmiana 0 na 1 NMOS PMOS U gs 1 WE 0 WE U gs W 0? W 0 1 0 - V T 0 Układ PN - zmiana 1 na 0 NMOS W 1 0 PMOS W 1? U gs 1 WE 0 0 WE V T U gs tranzystory MOS z kanałem indukowanym) 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 4
ramki podstawowe połączenie szer. i równ. tranz. MOS Tranzystory NMOS połączenie szeregowe =X * iloczyn logiczny =* => =* X połączenie równoległe NN =X + suma logiczna =+ => =+ X NOR 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 5
ramki podstawowe połączenie szer. i równ. tranz. MOS Tranzystory PMOS połączenie szeregowe =X * iloczyn logiczny =* => =+ X połączenie równoległe NOR =X + suma logiczna =+ => =* X NN 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 6
ramki podstawowe podstawowe struktury NOT inwerter) zastąpienie kluczy idealnych tranzystorami w inwerterze komplementarnym WE W 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 7
ramki podstawowe podstawowe struktury ramka NN ramka NOR 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 8
ramki złożone ramki złożone powstają przez modyfikację bramek podstawowych. Zastąpienie tranzystora w PUN i PN strukturą dualną powala na realizację bramek złożonych: OI i OI z NN a Or-nd-Invert z NOR a nd-or-invert ) ) 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 9
2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 10 ramki złożone modyfikacje la OI la OI... ), ) ), ) )... ), ), )... ), ), F E E F E E E )...... )... )... 1 1 1 K M N Z Z... ), ) ), ) )... ), ), )... ), ), F E E F E E E )...... )... )... 1 1 1 K M N Z Z
ramki złożone dalsze modyfikacje o równania opisującego bramkę OI za 1 można podstawić sumę opisaną przez: 11 + 12 +...+ 1L ) i powstaje jeszcze bardziej złożona bramka: 12... 1 L) 2... N ) 1... M )... Z1... Z 11 K ) 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 11
ramki złożone przykład zaczerpnięto z: John P. Uyemura MOS logic circuit design, Kluwer 2002 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 12
Layout czyli topografia bramki oś o layoucie Od schematu do topografi na przykładzie inwertera było na tablicy ;)) 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 13
Rysowanie topografii layout) bramek złożonych Optymalizacja rozmieszczenia tranzystorów w bramce 1 1 3 4 2 3 4 4 2 Narysowanie topografii bramki z rys. po lewej stronie bez stosowania reguł grafowych może doprowadzić do rozwiązania przedstawionego na rysunku poniżej 4 5 6 5 6 0 0 3 1 3 4 Otrzymane rozwiązanie jest nieoptymalne ze względu na zajętą powierzchnię. Tranzystory danego typu umieszczone są na oddzielnych obszarach dyfuzji. Poszczególne węzły w bramce muszą być łączone dodatkowymi paskami metalu. 3 2 4 2 3 1 4 3 1 2 4 2 E http://www.scalak.elektro.agh.edu.pl/students/tutorial2/index.html 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 14
Rysowanie topografii optymalna ścieżka Problem: znalezienie takiej kolejności wejść do bramki aby można było tranzystory umieścić na jednym prostokącie dyfuzji Rozwiązanie: metoda Eulera pozwalająca na znalezieniu optymalnej ścieżki każdy węzeł grafu występuje tylko jeden raz) 1 4 2 3 2 1 3 4 3 5 6 wspólna ścieżka Eulera: E 3 0 5 0 5 4 6 0 4 E 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 15
Rysowanie topografii optymalna ścieżka - przykłady OI21 OI31 4 1 2 3 OI31 inne rozwiązanie) 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 16
Rysowanie topografii optymalna ścieżka - przykłady OI32 UWG: Szukając optymalnej ścieżki NIE zaczynać od węzłów między szeregowymi tranzystorami, które nie łączą się z masą lub wyjściem ponieważ stają się one skrajnymi i trzeba je łączyć ścieżką metalu przez całą bramkę omijając inne połączenia np.: węzły 6, 5, 8 na rys. powyżej) 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 17
ramka transmisyjna Tranzystor NMOS Tranzystor PMOS zaczerpnięto z: John P. Uyemura MOS logic circuit design, Kluwer 2002 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 18
ramka transmisyjna schemat i symbol G G WE/W W/WE WE/W W/WE G G W/WE = WE/W G = 1 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 19
ramka transmisyjna - zastosowania Multiplekser analogowy) zaczerpnięto z: John P. Uyemura MOS logic circuit design, Kluwer 2002 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 20
ramka OR ramka XOR zaczerpnięto z: John P. Uyemura MOS logic circuit design, Kluwer 2002 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 21
Przerzutniki z bramką transmisyjną Zatrzask -latch) zaczerpnięto z: John P. Uyemura MOS logic circuit design, Kluwer 2002 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 22
Przerzutniki działanie -latch zaczerpnięto z: John P. Uyemura MOS logic circuit design, Kluwer 2002 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 23
Przerzutniki przerzutnik zaczerpnięto z: John P. Uyemura MOS logic circuit design, Kluwer 2002 2012-02-27 Projektowanie układów VLSI: Układy cyfrowe w technologii MOS 24