1.Podstawytechnikicyfrowej

Transkrypt

1 Materiały do wykładu 1.Podstawytechnikicyfrowej Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 24 stycznia 2009

2 Sygnały 1.1 analogowe dyskretne ciągłe w czasie dyskretne w czasie

3 Sygnały binarne(dwójkowe) 1.2 poziom przykładowe napięcia[v] konwencja logiczna dodatnia ujemna wysokih 2, ,1 0,8 1 0 niskil 0 0, ,8 1,5 0 1

4 Układy cyfrowe 1.3 Przetwarzają sygnały dyskretne(na ogół binarne). Zbudowane są z bramek logicznych. Bramki logiczne można zbudować np. z tranzystorów.

5 Bramki logiczne(1) 1.4 AND x 1 x 2. y=x 1 x 2... x n x n x 1 x 2.. NAND y= (x 1 x 2... x n ) x n

6 Bramki logiczne(2) 1.5 OR x 1 x 2. y=x 1 x 2... x n x n x 1 x 2.. NOR y= (x 1 x 2... x n ) x n

7 Bramki logiczne(3) 1.6 EX-OR x 1 x 2 y=(x 1 +x 2 )mod2 NOT x y= x

8 Bramki logiczne(4) 1.7 x 1 implikacja y= x 1 x 2 =x 1 x 2 x 2 x 1 zakaz y=x 1 x 2 x 2

9 Bramki logiczne(5) 1.8 x 1 AOI x 2 x 3 y= ((x 1 x 2 ) (x 3 x 4 )) x 4

10 Pomocnicze bramki cyfrowe 1.9 bramka transmisyjna x y g bufor trójstanowy x y g

11 Prawa de Morgana 1.10

12 Układy kombinacyjne 1.11 x 1 f:x Y y 1 x 2 y 2 X {0,1} n. Y {0,1} m. x n y 1,...,y m =f(x 1,...,x n ) y m

13 AND,OR,NOT NAND NOR OR,NOT implikacja, 0 zakaz,1 AND,EX-OR,1... Systemy funkcjonalnie pełne(1) 1.12

14 Systemy funkcjonalnie pełne(2) 1.13 f:x {0,1}, gdzie X {0,1} n X={ x 1,x 2,...,x n X:f(x 1,x 2,...,x n )=1} f(x 1,...,x n )= x a xa n n = a 1,...,a n X a 1,...,a n X (x a xa n n ) x a i i = { xi gdya i =1 x i gdya i =0

15 Sumator szeregowy przeniesienia bityc i 0110 pierwszyskładnik bitya i drugiskładnik bityb i 1101 suma bitys i a 3 b 3 a 2 b 2 a 1 b 1 a 0 b 0 0 c 4 c 3 c 2 c 1 c 0 s 3 s 2 s 1 s 0

16 Sumator jednobitowy 1.15 a i b i c i c i+1 s i c i+1 a i b i c i s i

17 Szeregowy sumator 4-bitowy bramek Ścieżka krytyczna długości 9 a 3 b 3 a 2 b 2 a 1 b 1 a 0 b 0 0 c 4 c 3 c 2 c 1 c 0 s 3 s 2 s 1 s 0

18 Sumator z szybkim generowaniem przeniesień 1.17 a 3 b 3 a 2 b 2 a 1 b 1 a 0 b 0 c 0 c 4 s 3 s 2 s 1 s 0

19 Porównanie sumatorów 4-bitowych 1.18 Sumator szeregowy 48bramek ścieżka krytyczna długości 9 Sumator z szybkim generowaniem przeniesień 36bramek ścieżka krytyczna długości 4

20 Multiplekser i demultiplekser 1.19 x 0 y 0 x 1 y 1. y x. x 2 n 1 y 2 n a n 1 a 1 a 0 a n 1 a 1 a 0 y=x an 1...a 1 a 0 y i ={ x gdyi=an 1...a 1 a 0 0 wp.p.

21 Najprostszy multiplekser 1.20 x 0 x 0 x 1 y=x a x 1 y=x a a a y= ( (x 0 a) (x 1 a))= =(x 0 a) (x 1 a)=y a

22 Hazard w układach kombinacyjnych 1.21 x 0 =1 x 1 =1 q 0 =a q 1 = a y=x a =1 a a q 0 q 1 y

23 Bramka antyhazardowa 1.22 x 0 =1 x 1 =1 q 0 =a q 1 = a y=x a =1 a s=0 a q 0 q 1 s y

24 Układy sekwencyjne 1.23 Pamięć układów sekwencyjnych stan zależny od historii

25 Podział układów sekwencyjnych 1.24 sekwencyjne asynchroniczne synchroniczne

26 Układy asynchroniczne 1.25 Wygodnie jest reprezentować w postaci etykietowanego grafu. Wierzchołki to stany. Etykiety na krawędziach to wartości sygnałów wejściowych. x s q x x X q,s Qδ(s,x)=q δ(q,x)=q

27 Przerzutnik RS(NOR) 1.26 x= R,S { 0,0, 0,1, 1,0 } q= Q,Q { 0,1, 1,0 } R S Q Q

28 Przerzutnik RS(NAND) 1.27 x= R,S { 1,1, 1,0, 0,1 } q= Q,Q { 0,1, 1,0 } S R Q Q

29 Hazard w układach asynchronicznych 1.28 Występuje z tych samych powodów, co w układach kombinacyjnych. Jego skutki są dużo poważniejsze. Może powodować fałszywe przejścia między stanami. Wdużychukładachtrudnosięznimwalczy.

30 Układy synchroniczne 1.29 Dyskretny czas t Z wyznaczany sygnałem taktującym(ang. clock) Brakproblemówzhazardemq t+1 =δ(q t,x t ) Pamięć zatrzaskowa µ np. z przerzutników D x t q t+1 δ µ qt clk

31 Przykład 1.30 Układ zliczający jedynki pojawiające się na wejściu modulo cztery Tablica prawdy i schemat x t q t q t q t+1q t q t+1 x t q t+1 µ q t q t clk

32 Przerzutnik D uproszczony schemat 1.31 D Q clk Q

33 Przerzutnik D pamięć zatrzaskowa 1.32 q t+1 q t+1 q t clk=0 q t+2 q t+1 q t+1 clk=1 q t+2 q t+2 q t+1 clk=0

34 Morał z dotychczasowych rozważań 1.33 Z układów cyfrowych można zbudować najważniejsze składniki komputera. Układy arytmetyczne to cyfrowe układy kombinacyjne. Układy sterujące to cyfrowe synchroniczne układy sekwencyjne.

35 wykonywać obliczenia poprawnie, być szybkie, zużywać mało energii. Sprzeczność! Komputery powinny

36 Ograniczenia konstrukcyjne 1.35 fan-in fan-out

37 Margines zakłóceń i czas propagacji 1.36 x U H x U Himin U Limax U L y t p t y U H U Homin U L t U Lomax NMH=U Homin U Himin NML=U Limax U Lomax

38 Czas propagacji 1.37 t p 1 f max t p czaspropagacji[s] f max maksymalnaczęstotliwośćtaktowania[hz] t p t p t p U T U napięcie zasilania[v] T temperatura pracy[k] fan-out

39 Pobierana moc 1.38 P=(G+Cf)U 2 P pobieranamoc[w] f częstotliwość taktowania[hz] U napięcie zasilania[v] P TTL P ECL P CMOS f f f

40 Odprowadzanie ciepła(1) 1.39 T c =T a +R thc-ap T c temperaturaobudowy[k] T a temperaturaotoczenia[k] R thc-a rezystancjatermicznaobudowa-otoczenie[k W 1 ] P wydzielana moc[w]

41 Odprowadzanie ciepła(2) 1.40 P=qc p T P wydzielanamoc[w] q szybkośćprzepływuczynnikachłodzącego[kg s 1 ] c p ciepłowłaściweczynnikachłodzącego[j kg 1 K 1 ] T przyrost temperatury czynnika chłodzącego[k]

42 Prawo Moore a 1.41 Gordon Moore, Cramming more components onto integrated circuits, Electronics Magazine, Volume 38, Number 8, April 19, Logarithm of relative manufacturing cost/component Logarithm of the number of components per integrated circuit

43 Układy wrażliwe na ładunki elektrostatyczne 1.42 ESD Electrostatic Sensitive Devices

44 ESD ochrona 1.43 Powierzchnia stołu odprowadzająca ładunki, ale nie metalowa! Opaska połączona z uziemieniem przez dużą rezystancję, aby nie zostać porażonym! Antystatyczne opakowania Antystatyczna wykładzina podłogowa Antystatyczne ubrania