Technika cyfrowa. Paweł Tomaszewicz

Transkrypt

1 Technika cyfrowa Paweł Tomaszewicz Gmach Elektroniki Nowowiejska 15/19 pok. 482, tel Emalia: 1

2 Organizacja Paweł Tomaszewicz Układy programowalne, język opisu sprzętu, bloki funkcjonalne, przykładowe realizacje, synteza logiczna redukcja argumentów i zastosowanie Programy Quartus i Modelsim miniprojekty i prace domowe 2

3 Egzamin aboratorium: 40 pkt. Egzamin: 60 pkt. Oceny tradycyjnie wg tabelki 3

4 iteratura 1. Ashar P., evadas S., Newton A. R.: Sequential logic synthesis, Kluwer Academic 2. Minimization Algorithms for VSI Synthesis, Kluwer Academic Publishers, Boston, Brown F. M.: Boolean Reasoning. The ogic of Boolean Equation, Kluwer Academic Publishers, Brzozowski J. A, Seger C-J.: Asynchronous Circuits, Springer Verlag, New York Brzozowski J., Łuba T.: ecomposition of Boolean Functions Specified by Cubes. Journal of Multiple-Valued ogic Łuba and Soft T.(red.), Computing. Vol. 9, pp Old City Publishing, Inc., Philadelphia e Micheli G.: Synthesis and Optimization of igital Circuits. McGraw-ill, New York, RównieŜ tłumaczenie polskie: Synteza i optymalizacja układów cyfrowych. WNT, Warszawa evadas, S., Ghosh, A., and Keutzer, K. ogic Synthesis. McGraw-ill, New York, Gajski..: Principles of digital design. Prentice-all International, New jersey assoun S., Sasao T., Brayton R. (ed.): ogic Synthesis and Verification. Kluwer Academic Publishers, New York Iman S., Pedram M.: ogic Synthesis for ow Power VSI esign, Kluwer Academic Publishers, Kamionka-Mikuła., Małysiak., Pochopień B.: Układy cyfrowe. Teoria i przykłady. Wyd. Pracowni Komputerowej Jacka Skalmierskiego. Gliwice informacji 12. Kania.: Synteza logiczna przeznaczona dla matrycowych struktur programowalnych typu PA. Politechnika Śląska. Zeszyty Naukowe. Nr Gliwice Katz R..: Contemporary logic design. The Benjamin/Cummings Publishing Company, Inc., Redwood City, Kohavi Z.: Switching and Finite Automata Theory. Mc-Graw-ill, New York, Kuźmicz W.: Układy ASIC w polskich realiach. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 8, pp , ala P.K.: Practical digital logic design and testing. Prentice-all, New Jersey Łuba T.(red.), Rawski M., Tomaszewicz P., Zbierzchowski B.: Synteza układów cyfrowych. WKŁ Warszawa Łuba dr T., Zbierzchowski inŝ. Paweł Tomaszewicz B., Zbysiński P.: Układy reprogramowalne dla potrzeb Instytut telekomunikacji Telekomunikacji cyfrowej. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 5, Rawski M., Tomaszewicz P., Zbierzchowski B.: Synteza układów cyfrowych WKŁ Warszawa 2003 Programowalne układy przetwarzania sygnałów i WKŁ Warszawa Łuba T.: Synteza układów logicznych. WyŜsza Szkoła Informatyki Stosowanej i Zarządzania, Wyd. 2, Warszawa Łuba T.: Rola i znaczenie syntezy logicznej w technice cyfrowej układów programowalnych. Elektronika, str , nr 7-8, Łuba T., Jasiński K., Zbierzchowski B.: Programowalne układy przetwarzania sygnałów i informacji - technika cyfrowa w multimediach i kryptografii, Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, str , nr 8-9, Majewski W., Albicki A.: Algebraiczna teoria automatów. WNT, Warszawa Mikołajczak B.: Algebraiczna i strukturalna teoria automatów. PWN, Warszawa Łódź Mulawka J.: Systemy ekspertowe. WNT, Warszawa Mrózek A., Płonka.: Analiza danych metodą zbiorów przybliŝonych. Zastosowania w ekonomii, medycynie i sterowaniu. Akademicka Oficyna Wydawnicza PJ, Warszawa McCluskey E. J.: ogic design principles, with emphasis on testable semicustom circuits. Prentice-hall International, Inc., New Jersey Pawlak Z.:Rough Sets. Theoretical Aspects of Reasoning about ata, Kluwer Academic Publishers, Roth C..: Fundamentals of ogic esign. West Publ. CO., Salsic Z., Smailagic A.: igital systems design and prototyping using field programmable logic. Kluwer Academic Publishers, Sasao T.: Switching Theory for ogic Synthesis, Kluwer Academic Publishers, Sasao T.: ogic Synthesis and Optimization. Kluwer Academic Publishers, Słowiński R.(ed.): Intelligent ecision Support - andbook of Applications and Advances of the Rough Sets Theory, Kluwer Academic Publishers, ordrecht Scholl C.: Functional ecomposition with Application to FPGA Synthesis. Kluwer Academic Publisher, Boston Tyszer J.: Układy cyfrowe. Materiały pomocnicze do wykładów. Wyd. Politechniki Poznańskiej. Poznań Zieliński C.: Podstawy projektowania układów cyfrowych. PWN, Warszawa Zbysiński P., Pasierbiński J.: Układy programowalne pierwsze kroki. Wyd. II, Wydawnictwo BTC. Warszawa

5 Plansze do wykładu 5

6 Technika cyfrowa znalazła szczególne zastosowanie w układach cyfrowego przetwarzania sygnałów Zastosowania w telekomunikacji (teleinformatyce) ogromne 6

7 SP w teleinformatyce Telefonia komórkowa Kompresja Usługi szerokopasmowe obrazów (wideo na Ŝądanie, Kompresja wideokonferencje, sygnałów audio i szybki dostęp do mowy ludzkiej Internetu, e-commers, Rozpoznawanie e-banking, podpis mowy elektroniczny, telepraca, Kryptografia telenauczanie) 7

8 Rozwój technologii ASIC 40 mln. tranzystorów 10 mln. bramek 8

9 Rozwój technologii Full Custom Semi custom Układy programowalne układy zamawiane przez uŝytkownika układy projektowane przez uŝytkownika układy programowane przez uŝytkownika (P) 9

10 Układy programowalne Osiągają pojemność pozwalającą realizować w jednym układzie systemy o złoŝoności odpowiadającej milionom bramek logicznych Układy mające moŝliwość reprogramowania i rekonfiguracji FP Fabryka na biurku SOPC System On Programmable Chip układy programowane przez uŝytkownika (P) ardware escription anguage FP - Field Programmable ogic evice 10

11 Pakiet cyfrowy z układem programowalnym 11

12 System laboratoryjny Przykładowy SOPC E2 firmy Terasic Altera E evelopment and Education Board - US$599 12

13 System CA Specyfikacja Synteza funkcjonalna Synteza logiczna Odwzorowanie technologiczne Miliony bramek FPGA 13

14 Opis graficzny 14

15 Opis w języku 15

16 Języki opisu sprzętu Firmowe - A, ABE: stosowane wyłącznie w systemach danej firmy Uniwersalne - V, Verilog: stosowane coraz powszechniej w róŝnych systemach, równolegle z językami firmowymi Na wykładzie i w laboratorium język Verilog 16

17 Przetwarzanie projektu - kompilator 17

18 System projektowania Język opisu sprzętu Ograniczenia projektowe Synteza automatyczna Moduł P 18

19 Rozwój układów MIIONY BRAMEK!!! 19

20 Konwerter Bin2BC BIN/BC Wejście Wyjście ( ) BIN ( ) BC 0 liczby 99 0 liczby

21 Jakość projektu... Komórka logiczna We/wy Kanały połączeniowe... określa liczba zajętych komórek, takŝe maks. częstotliwość 21

22 Synteza strukturalna - najprostsze ujęcie icznik Rejestr B l o k i F u n k c j o n a l n e Najpierw składamy układ z bloków funkcjonalnych Odwzorowanie technologiczne 22

23 Opis projektu Strukturalnie Zachowawczo (behawioralny) Za pomocą równań (data flow) Ten sam projekt moŝe dawać róŝne realizacje! 23

24 Sposób opisu a realizacja B[7..0] INPUT r3_v r2_v r1_v CK INPUT IN OA CK OUT A[3..0] IN OA CK OUT B[3..0] B[7..0] OA CK OUT RB[7..0] CK START INPUT INPUT Us_v CK COK START OA STOP k_v CK [3..0] OA STOP OUTPUT OUTPUT COK STOP r4_v STOP] CK QB[3..0] QA[3..0] [7..0] OUTPUT [7..0] 24

25 Sposób opisu a realizacja SUBESIGN bin2bcd ( lb[7..0], start, zegar ld[7..0], koniec ) VARIABE lda[3..0], ldb[3..0] lb_r[7..0], lk[3..0] ld[7..0], koniec BEGIN EN; : INPUT; : OUTPUT; : FF; : FF; : FF; (lda[], ldb[], lb_r[], lk[]).clk = zegar; (ld[], koniec).clk = zegar; IF start TEN lb_r[] = lb[]; lk[] = 8; ESE IF lk[] > 0 TEN IF ldb[] >= 5 TEN lda[] = (lda[2..0], B"1"); -- bit lb[3] = 1 ldb[] = (ldb[2..0] + 3, lb_r[7]); EN IF; ESE EN IF; ESE lda[] = (lda[2..0], B"0"); -- bit lb[3] = 0 ldb[] = (ldb[2..0], lb_r[7]); EN IF; lb_r[] = (lb_r[6..0], B"0"); -- przesun w lewo lk[] = lk[] - 1; -- zmniejsz lk lda[] = lda[]; ldb[] = ldb[]; ld[] = (lda[], ldb[]); koniec = B"1"; 25

26 Sposób opisu a realizacja.type fr.i 9.o 8.p A/V EMAIN * * * e MAX+PUSII 131komórek EMAIN 13 komórek (!!!) 26

27 Układy programowalne a ochrona informacji Motorola MC68C16Z1 Micro-controller E P R O M E P R O M Texas Instrument 9x1024x2 FIFO Texas Instrument 9x1024x2 FIFO Texas Instrument 9x1024x2 FIFO Texas Instrument 9x1024x2 FIFO 8-bit ata Bus Altera Byte Blaster eader Texas Instrument 9x1024x2 FIFO Texas Instrument 9x1024x2 FIFO Texas Instrument 9x1024x2 FIFO Texas Instrument 9x1024x2 FIFO 16-bit ata Bus 64-bit ata Bus Altera MAX-9320 P Address A0-A15 CE E OV Reset ata Bus 0-15 Xilinx XC4025E FPGA Serial Bit Stream Xilinx Xchecker eader alo alo OSCAR F@*q~ 27

28 Podstawowe operacje kryptograficzne Podstawienie MnoŜenie Rotacja Permutacja 28

29 Podstawienie S-box n x m n n-bitowy adres ogika kombinacyjna S x 1 x 2... ROM 2 n słów... y 1 y 2 m x n y m m-bitowe wyjście 29

30 Schemat blokowy rundy algorytmu ES Runda R E S 1 S 2 S 3 K S 4 S 5 P S 6 S 7 S 8 30

31 Skrzynki podstawieniowe S 1 S 2 S 3 S 4 S 5 S 6 S 7 S 8 iczba komórek Maks. opóźnienie ,1 31,6 33,5 34,0 28,4 30,4 34,3 31,4 Razem 585 komórek z maksymalnym opóźnieniem 34,3 ns. 31

32 Skrzynki podstawieniowe S 1 S 2 S 3 S 4 S 5 S 6 S 7 S 8 iczba komórek Maks. opóźnienie 28,1 31,6 33,5 34,0 28,4 30,4 34,3 31,4 iczba komórek Maks. opóźnienie Po dekompozycji ,5 17,2 16,7 19,0 19,0 19,4 17,7 17,6 Razem 184 komórki w porównaniu do 585 komórek w realizacji wcześniejszej (ponad trzykrotnie mniej) z maksymalnym opóźnieniem 19,5 ns w porównaniu do 34,3 ns. 32

33 ŚcieŜka przepływu danych algorytmu ES Altera 709 logic cells P = 28,8 Mz / 16 x 64 bits = 115 Mbit/s Altera + EMAIN 296 logic cells P = 51,5 Mz / 16 x 64 bits = 206 Mbit/s 33

34 Realizacja układu kryptograficznego Rindael - AES porównanie przepustowości (Mbit/s) dla FEX 10K TSI/TUKE TSI France & Technical Unversity of Košice, Slovakia GMU - George Mason Univeristy, USA MUT Military University of Technology, Poland WUT - Warsaw University of Technology, Poland TSI/ TUKE GMU MUT WUT 34

35 Nowe moŝliwości Reprogramowalne układy CP/FPGA + Języki opisu sprzętu MIIONY BRAMEK!!! 35

36 Technika produktów wirtualnych Układy programowalne oraz języki opisu sprzętu stały się postawą koncepcji produktu wirtualnego - systemu, funkcji lub układu, który nie istnieje w rzeczywistości materialnej, ale potencjalnie na podstawie kodu języka - moŝe być zrealizowany w kaŝdej chwili w programowalnym module logicznym. 36

37 Firmy i stowarzyszenia projektujące wirtualne układy dla urządzeń reprogramowalnych - ATERA MEGAFUNCTION PARTNERS PROGRAM - XIINX AIANCE CORE - COMMON ICENSE CONSORTIUM - IP CATAYST PROGRAM - EXEMPAR OGIC-VENOR INCENTIVE PROGRAM (VIP) - & R ESIGN-REUSE. - TIAB - insiicon CORPORATION - SIBER CORE TECNOOGIES - IGITA COMMUNICATION TECNOOGIES - ARC CORES - VIRTUA IP GROUP INC. - & R ESIGN-REUSE. - IP SEMICONUCTORS - ACATE TECNOOGY ICENSING W Polsce: - m.in. Evatronix 37

38 Realizacja produktu wirtualnego W roku 2002 Evatronix S.A. opracowała wirtualny komponent kontroler Ethernet MAC (Media Access Control) 10/100Mbit. Komponent ten został zastosowany w......airbus A380 gdzie pełni rolę podstawowej arterii wymiany danych pomiędzy wszystkimi urządzeniami sterującymi i kontrolnym samolotu A

39 Wyzwania i szanse Realizacje róŝnych układów np. kryptograficznych, SP, w strukturach P/FPGA (jako produkty własności intelektualnej), z zastosowaniem nowoczesnych metod syntezy logicznej, a w szczególności Uniwersyteckich Systemów Syntezy ogicznej, to - ze względu na dynamikę rozwoju technologii mikroelektronicznych i metod komputerowej syntezy - szanse przede wszystkim dla aktualnie studiujących! 39

40 Układy programowalne wyrównują szanse 40