Projekt z UCYF Dokumentacja końcowa. Temat: Sprzętowa realizacja gry Arkanoid
|
|
- Seweryna Matysiak
- 7 lat temu
- Przeglądów:
Transkrypt
1 Studenci: Tomasz Biały, Grzegorz Chmielewski, Michał Stasiuk, Prowadzący: dr inż. Paweł Tomaszewicz Projekt z UCYF Dokumentacja końcowa Temat: Sprzętowa realizacja gry Arkanoid 1. Informacje ogólne: Gra składa się z następujących modułów: 1. Nadrzędny moduł kontrolera VGA. 2. Moduł kontrolera paletki. 3. Moduł kontrolera ruchu piłeczki i wykrywania kolizji z klockami. 4. Pamięć ROM dla paletki. 5. Pamięć ROM dla piłeczki. 6. Pomocniczy moduł dzielnika zegara. 7. Pakiet stałych i komponentów. UWAGA: Na schematach modułów: niebieskie linie- porty typu in, fioletowe porty typu out, ziolone porty typu inout. 2. Moduł kontrolera VGA: v ga clk_f ster[1..0] hsy nc v sy nc rgb[2..0] Wejście: Clk_f zegar systemowy Ster[1..0] - sterowanie Wyjście: Hsync impuls synchronizacji poziomej Vsync impuls synchronizacji pionowej Rgb[2..0] - sygnały kolorów przekazyane do 1/5
2 VGA Moduł kontrolera VGA wyświetla na ekranie monitora plansze z obramowaniem, licznik 3 żyć w postaci 3 piłeczek, paletkę (czytajac z ROM u paletki), piłeczkę (czytając z ROM u piłeczki). W projekcie wybrano rozdzielczość obrazu 640x480. Częstotliwośc odświerzania: 60 Hz. Jednostka taktowana jest zegarem oscylatora kwarcowego równym MHz. Do napisania tego modułu wykorzystaliśmy sterownik VGA opisany w [1] na str. 163 oraz korzystaliśmy ze strony internetowej [6]. Illustration 1: Symulacja sterownika VGA 3. Moduł obsługi paletki modul_paletki nast_plansza koniec_gry clock_pal ster[1..0] restart ster_pom[1..0] rusz ruszaj przesuniecie[31..0] : nast_plansza sygnał flaga informujący o zmianie planszy : ster_pom[1..0] pomocniczy sygnał sterowania 2/5
3 koniec_gry sygnał flaga informujący o zakończeniu gry Clock_pal zegar paletki (zdzielnikowany zegar systemowy) Ster[1..0] sygnały sterujące Rusz sygnał pozwalający piłce poruszac się leżąc na paletce (sytuacja na początku gry lub po restarcie) Ruszaj sygnał zwalniający piłkę z paletki Przesuniecie współrzędna położenia (pozioma) lewego krańca paletki Restart sygnał restartu 4. Moduł obsługi piłeczki i wykrywania kolizji z klockami modul_pileczki clock_pil rusz ruszaj ster_pom[1..0] przesuniecie[31..0] nast_plansza licz_zy c[1..0] koniec_gry restart wart_poz[31..0] wart_pion[31..0] wiersz0[7..0] wiersz1[7..0] wiersz2[7..0] wiersz3[7..0] wiersz4[7..0] wiersz5[7..0] wiersz6[7..0] wiersz7[7..0] wiersz8[7..0] kierunek_pion kierunek_poz Clock_pil zegar piłeczki (zdzielnikowany zegar systemowy) Rusz - sygnał pozwalający piłce poruszac się leżąc na paletce (sytuacja na początku gry lub po restarcie) Ruszaj - sygnał zwalniający piłkę z paletki nast_plansza sygnał flaga informujący o zmnianie planszy licz_zyc[1..0] licznik żyć koniec_gry sygnał flaga informujący o zakończeniu gry Restart sygnał restartu ster_pom[1..0] sygnał pomocniczy sterowania wart_poz[31..0] współrzędna pozioma piłki Przesunięcie[31..0] współrzędna położenia wart_pion[31..0] współrzędna pionowa piłki 3/5
4 (pozioma) lewego krańca paletki Wierszi[7..0], gdzie i należy do <0;8> - rejestry informjące o stanie planszy; każdy rejestr to wiersz klocków (0 wiersz na górze planszy, 8 wiersz na dole planszy), 1 w rejestrze oznacza, że klocek nie został zbity, 0 klocek zbito. kierunek_pion zwrot wektora poruszania się piłki w pionie (0 dół, 1 - góra) kierunek_poz zwrot wektora poruszania się piłki w poziomie (1 lewo, 0 - prawo) W tym module działa zaimplementowany jest też automat gry. 5. Moduł dzielnika zegara dzielnik Param eter Value Type g 2 Signed Integer h 3 Signed Integer clock setup wy nik 3 Clock zegar systemowy Setup sygnał startowy Wynik zegar po zdzielnikowaniu Dzielnik zegara wykorzystywany jest do zmniejszenia zegara systemowego odpowiednio do potrzeb taktowania poruszania się piłki ( razy mniejszy = 503,5 Hz) lub paletki ( razy mniejszy = 839,2 Hz).. 6. Moduł ROM piłki rom_pilka wy sokosc[3..0] data[0..29] 4 Wysokość - wysokość piłki Data opis każdego piksela w linii (każdy piksel opisują 3 bity) Pamięć ROM piłki służy do nadania piłce okrągłych kształtów. Przechowuje ona sekwencje bitów 4/5
5 odpowiadające konkretnym kolorom w rejestrze kolorów. 7. Moduł ROM paletki rom_paletka wy sokosc[4..0] data[0..299] 5 Wyokość wysokość paletki Data - opis każdego piksela w linii (każdy piksel opisują 3 bity) Pamięć ROM paletki służy do wymodelowania kształtów paletki. Przechowuje ona sekwencje bitów odpowiadające konkretnym kolorom w rejestrze kolorów. Pisząc pamięci ROM nie korzystaliśmy z MegaWizarda, lecz pisaliśmy je samodzielnie korzystając z pozycji [1], s Podsumowanie W ostatecznj wersji projektu udało nam się uruchomić wszystkie opisane moduły, a więc moduł kontrolera VGA, moduł obsługi paletki, piłeczki i detekcji kolizji pilki z klockami, wykorzystując przy tym pomocnicze moduły dzielnika zegara oraz pamięci ROM dla paletki i piłeczki. Projekt wygląda następująco: wyświetlane są plansza i jej obramowanie, licznik żyć, paletka i piłeczka. Zwolnienie piłeczki z paletki nastepuje po jednoczesnym naciśnięciu przycisków sterowania, następnie tymi przyciskami steruje się paletką. Stworzyliśmy 5 różnych plansz. Nie wykorzystaliśmy pamięci RAM, jak to było opisane w specyfikacji wstępnej, zastosowaliśmy zamiast tego układ 9 niezależnych rejestrów. Projekt zajmuje 2136 komórek logicznych. Kompilacja trwa ok. 1 min 40 sec. 9. Bibliografia [1] Projektowanie układów cyfrowych z wykorzystaniem języka VHDL Zwoliński Mark [2] Układy FPGA w przykładach Sterownik monitora VGA s.163 Majewski, Zbysiński [3] Synteza układów cyfrowych Łuba Tadeusz [4] VHDL język opisu i projektowania układów cyfrowych Włodzimierz Wrona [5] Rapid Prototyping of Digital Systems James O. Hamblen, Michael D. Furman [6] 5/5
Projekt z UCYF Specyfikacja II (realizacja projektu w CAD) Temat: Sprzętowa realizacja gry Arkanoid
Studenci: Tomasz Biały, Grzegorz Chmielewski, Michał Stasiuk, Prowadzący: dr inż. Paweł Tomaszewicz Projekt z UCYF Specyfikacja II (realizacja projektu w CAD) Temat: Sprzętowa realizacja gry Arkanoid 1.
Bardziej szczegółowoPROJEKT UCYF. Specyfikacja wstępna. 1. Informacje o grze: TEMAT: Sprzętowa realizacja gry Arkanoid przy pomocy języka opisu sprzętu VHDL.
PROJEKT UCYF Specyfikacja wstępna TEMAT: Sprzętowa realizacja gry Arkanoid przy pomocy języka opisu sprzętu VHDL. 1. Informacje o grze: a) Rys historyczny Arkanoid jest grą typu aracade stworzoną przez
Bardziej szczegółowoUkłady Cyfrowe. Specyfikacja wstępna Zebranie informacji dotyczących tematyki projektu oraz przedstawienie koncepcji realizacji projektu.
Układy Cyfrowe Specyfikacja wstępna Zebranie informacji dotyczących tematyki projektu oraz przedstawienie koncepcji realizacji projektu Projekt: Realizacja: Emil Rosłanowski Adrian Staniec Michał Waśkiewicz
Bardziej szczegółowoUkłady Cyfrowe. Symulacje komputerowe Realizacja prototypu projektu z wykorzystaniem systemu CAD. Projekt: Realizacja:
Układy Cyfrowe Symulacje komputerowe Realizacja prototypu projektu z wykorzystaniem systemu CAD. Projekt: Realizacja: Emil Rosłanowski Adrian Staniec Michał Waśkiewicz 1 1. Informacje ogólne dotyczące
Bardziej szczegółowoTechnika mikroprocesorowa. Konsola do gier
K r a k ó w 1 1. 0 2. 2 0 1 4 Technika mikroprocesorowa Konsola do gier W yk o n a l i : P r o w a d z ą c y: P a w e ł F l u d e r R o b e r t S i t k o D r i n ż. J a c e k O s t r o w s k i Opis projektu
Bardziej szczegółowoMateusz Żyliński Tadeusz Włodarkiewicz. WireWorld. Zebranie informacji dotyczących tematyki projektu oraz przedstawienie koncepcji realizacji projektu
Mateusz Żyliński Tadeusz Włodarkiewicz WireWorld Zebranie informacji dotyczących tematyki projektu oraz przedstawienie koncepcji realizacji projektu 1 I. Informacje ogólne A utomat komórkowy to system
Bardziej szczegółowoPolitechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 7 (2h) Obsługa urządzenia peryferyjnego z użyciem pamięci w VHDL. Instrukcja do zajęć laboratoryjnych z przedmiotu
Bardziej szczegółowoImplementacja algorytmu szyfrującego
Warszawa 25.01.2008 Piotr Bratkowski 4T2 Przemysław Tytro 4T2 Dokumentacja projektu Układy Cyfrowe Implementacja algorytmu szyfrującego serpent w układzie FPGA 1. Cele projektu Celem projektu jest implementacja
Bardziej szczegółowoWOJSKOWA AKADEMIA TECHNICZNA im. Jarosława Dąbrowskiego LABORATORIUM UKŁADÓW PROGRAMOWALNYCH I SPECJALIZOWANYCH
WOJSKOWA AKADEMIA TECHNICZNA im. Jarosława Dąbrowskiego LABORATORIUM UKŁADÓW PROGRAMOWALNYCH I SPECJALIZOWANYCH SPRAWOZDANIE Temat: Projekt notesu elektronicznego w języku VHDL przy użyciu układów firmy
Bardziej szczegółowoT2210HD/T2210HDA Szerokoekranowy monitor LCD 21,5 Podręcznik użytkownika
T2210HD/T2210HDA Szerokoekranowy monitor LCD 21,5 Podręcznik użytkownika Spis treści Zawartość opakowania... 3 Instalowanie... 4 Przyłączanie monitora do komputera PC... 4 Regulowanie ustawień monitora...
Bardziej szczegółowoSpecyfika projektowania Mariusz Rawski
CAD Specyfika projektowania Mariusz Rawski rawski@tele.pw.edu.pl http://rawski.zpt.tele.pw.edu.pl/ System cyfrowy pierwsze skojarzenie Urządzenia wprowadzania danych: klawiatury czytniki urządzenia przetwarzania
Bardziej szczegółowoWydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020 Ćwiczenie Nr 12 PROJEKTOWANIE WYBRANYCH
Bardziej szczegółowoWyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780
Dane techniczne : Wyświetlacz alfanumeryczny LCD zbudowany na sterowniku HD44780 a) wielkość bufora znaków (DD RAM): 80 znaków (80 bajtów) b) możliwość sterowania (czyli podawania kodów znaków) za pomocą
Bardziej szczegółowoMikrokontrolery wytyczne do projektów
Mikrokontrolery wytyczne do projektów Temat 1 Interfejs do bomby Program ma imitować proces ustawiania opóźnienia wybuchu bomby i zmianę szybkości odliczania w dół. Po uruchomieniu program ma wyświetlić
Bardziej szczegółowoPROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu.
DATA: Ćwiczenie nr 4 PROTOTYPOWANIE UKŁADÓW ELEKTRONICZNYCH Programowalne układy logiczne FPGA Maciej Rosół, Katedra Automatyki AGH, e-mail: mr@ia.agh.edu.pl 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie
Bardziej szczegółowoOrganizacja pamięci VRAM monitora znakowego. 1. Tryb pracy automatycznej
Struktura stanowiska laboratoryjnego Na rysunku 1.1 pokazano strukturę stanowiska laboratoryjnego Z80 z interfejsem częstościomierza- czasomierz PFL 21/22. Rys.1.1. Struktura stanowiska. Interfejs częstościomierza
Bardziej szczegółowoSystemy Czasu Rzeczywistego FPGA
01. Systemy Czasu Rzeczywistego FPGA 1 Systemy Czasu Rzeczywistego FPGA laboratorium: 04 autor: mgr inż. Mateusz Baran 01. Systemy Czasu Rzeczywistego FPGA 2 1 Spis treści FPGA... 1 1 Spis treści... 2
Bardziej szczegółowoScenariusz zajęć. Moduł V. Projekt Gra zręcznościowa odbijanie piłeczki
Scenariusz zajęć Moduł V Projekt Gra zręcznościowa odbijanie piłeczki Moduł V Projekt Gra zręcznościowa odbijanie piłeczki Cele ogólne: przypomnienie i utrwalenie poznanych wcześniej poleceń i konstrukcji
Bardziej szczegółowoT2200HD/T2200HDA Szerokoekranowy monitor LCD 21,5 Podręcznik użytkownika
T2200HD/T2200HDA Szerokoekranowy monitor LCD 21,5 Podręcznik użytkownika Spis treści Zawartość opakowania... 3 Instalowanie... 4 Przyłączanie monitora do komputera PC... 4 Przyłączanie monitora do źródła
Bardziej szczegółowoProgramowalne układy logiczne
Programowalne układy logiczne Układy synchroniczne Szymon Acedański Marcin Peczarski Instytut Informatyki Uniwersytetu Warszawskiego 26 października 2015 Co to jest układ sekwencyjny? W układzie sekwencyjnym,
Bardziej szczegółowoLista zadań nr 1. Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania algorytmów sterowania procesami
Warsztaty Koła Naukowego SMART dr inż. Grzegorz Bazydło G.Bazydlo@iee.uz.zgora.pl, staff.uz.zgora.pl/gbazydlo Lista zadań nr 1 Zagadnienia stosowanie sieci Petriego (ang. Petri net) jako narzędzia do modelowania
Bardziej szczegółowoT201W/T201WA Szerokoekranowy monitor LCD 20 Podręcznik użytkownika
T201W/T201WA Szerokoekranowy monitor LCD 20 Podręcznik użytkownika Spis treści Zawartość opakowania... 3 Instalowanie... 4 Przyłączanie monitora do komputera PC... 4 Przyłączanie monitora do źródła zasilania...
Bardziej szczegółowoMIKROKONTROLERY I MIKROPROCESORY
PLAN... work in progress 1. Mikrokontrolery i mikroprocesory - architektura systemów mikroprocesorów ( 8051, AVR, ARM) - pamięci - rejestry - tryby adresowania - repertuar instrukcji - urządzenia we/wy
Bardziej szczegółowoArtur Cichowski Paweł Szczepankowski Wojciech Śleszyński TECHNIKA CYFROWA I MIKROPROCESOROWA LABORATORIUM
Artur Cichowski Paweł Szczepankowski Wojciech Śleszyński TECHNIKA CYFROWA I MIKROPROCESOROWA LABORATORIUM Gdańsk 2011 PRZEWODNICZ CY KOMITETU REDAKCYJNEGO WYDAWNICTWA POLITECHNIKI GDA SKIEJ Romuald Szymkiewicz
Bardziej szczegółowoSigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701. SigmaDSP - zestaw uruchomieniowy dla procesora ADAU1701.
SigmaDSP - zestaw uruchomieniowy. SigmaDSP jest niedrogim zestawem uruchomieniowym dla procesora DSP ADAU1701 z rodziny SigmaDSP firmy Analog Devices, który wraz z programatorem USBi i darmowym środowiskiem
Bardziej szczegółowoUSB DVB-T STICK. Instrucja obsługi. Watch & record Digital TV programs on Your PC! MT4152
USB DVB-T STICK Watch & record Digital TV programs on Your PC! MT4152 Instrucja obsługi PL 2 Opis urządzenia Dziękujemy za wybór tunera cyfrowego MT4152. W tunerze zastosowano najnowszy procesor cyfrowego
Bardziej szczegółowoSystemy uruchomieniowe
Systemy uruchomieniowe Przemysław ZAKRZEWSKI Systemy uruchomieniowe (1) 1 Środki wspomagające uruchamianie systemów mikroprocesorowych Symulator mikroprocesora Analizator stanów logicznych Systemy uruchomieniowe:
Bardziej szczegółowoPodstawowe elementy układów cyfrowych układy sekwencyjne. Rafał Walkowiak
Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak 3.12.2015 Przypomnienie - podział układów cyfrowych Układy kombinacyjne pozbawione właściwości pamiętania stanów, realizujące funkcje
Bardziej szczegółowoIIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych
IIPW_SML3_680 (Z80) przewodnik do ćwiczeń laboratoryjnych wrzesieo 2010 UWAGA: Moduł jest zasilany napięciem do 3.3V i nie może współpracowad z wyjściami układów zasilanych z wyższych napięd. Do pracy
Bardziej szczegółowoTechnika Cyfrowa. Badanie pamięci
LABORATORIUM Technika Cyfrowa Badanie pamięci Opracował: mgr inż. Andrzej Biedka CEL ĆWICZENIA Celem ćwiczenia jest zapoznanie się studentów z budową i zasadą działania scalonych liczników asynchronicznych
Bardziej szczegółowoPolitechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci RAM w FPGA.
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 8 (3h) Implementacja pamięci RAM w FPGA. Instrukcja pomocnicza do laboratorium z przedmiotu Synteza układów cyfrowych
Bardziej szczegółowo2. Architektura mikrokontrolerów PIC16F8x... 13
Spis treści 3 Spis treœci 1. Informacje wstępne... 9 2. Architektura mikrokontrolerów PIC16F8x... 13 2.1. Budowa wewnętrzna mikrokontrolerów PIC16F8x... 14 2.2. Napięcie zasilania... 17 2.3. Generator
Bardziej szczegółowoSystemy Czasu Rzeczywistego FPGA
01. Systemy Czasu Rzeczywistego FPGA 1 Systemy Czasu Rzeczywistego FPGA laboratorium: 06 autor: mgr inż. Mateusz Baran 01. Systemy Czasu Rzeczywistego FPGA 2 1 Spis treści FPGA... 1 1 Spis treści... 2
Bardziej szczegółowoĆwiczenie 01 - Strona nr 1 ĆWICZENIE 01
ĆWICZENIE 01 Ćwiczenie 01 - Strona nr 1 Polecenie: Bez użycia narzędzi elektronicznych oraz informatycznych, wykonaj konwersje liczb z jednego systemu liczbowego (BIN, OCT, DEC, HEX) do drugiego systemu
Bardziej szczegółowoPolitechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki. ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 8 (3h) Implementacja pamięci ROM w FPGA Instrukcja pomocnicza do laboratorium z przedmiotu Programowalne Struktury
Bardziej szczegółowoKarta katalogowa JAZZ OPLC JZ20-T40/JZ20-J-T wejść cyfrowych, 2 wejścia analogowe/cyfrowe, 2 wejścia analogowe. 20 wyjść tranzystorowych
Karta katalogowa JAZZ OPLC JZ20-T40/JZ20-J-T40 16 wejść cyfrowych, 2 wejścia analogowe/cyfrowe, 2 wejścia analogowe 20 wyjść tranzystorowych Specyfikacja techniczna Zasilanie Napięcie zasilania 24 VDC
Bardziej szczegółowoMIKROKONTROLERY ARM DOKUMENTACJA WSTĘPNA PROJEKTU GRA PONG
MIKROKONTROLERY ARM DOKUMENTACJA WSTĘPNA PROJEKTU GRA PONG Prowadzący: dr inż. Mariusz Jarosław Suchenek Opracował: Maciej Michał Piegza Nr indeksu: 281397 1. Cel projektu Celem projektu jest stworzenie
Bardziej szczegółowoROZDZIAŁ 1 Instrukcja obsługi Grand Video Console
ROZDZIAŁ 1 Instrukcja obsługi Grand Video Console 1.1 WSTĘP Przedstawiamy konwerter obrazu wysokiej rozdzielczości z sygnału Video na sygnał VGA (monitor CRT/LCD). Urządzenie pozwala wykorzystać monitor
Bardziej szczegółowoProjektowanie Systemów Wbudowanych
Projektowanie Systemów Wbudowanych Podstawowe informacje o płycie DE2 Autorzy: mgr inż. Dominik Bąk i mgr inż. Leszek Ciopiński 1. Płyta DE2 Rysunek 1. Widok płyty DE2 z zaznaczonymi jej komponentami.
Bardziej szczegółowoZwory na płycie z łączem szeregowym ustawienie zworek dla programowania.
I. OPIS STANOWISKA DO BADANIA SILNIKÓW KROKOWYCH LINIOWYCH Pracą silnika można sterować za pomocą sterownika lub przez łącze szeregowe RS485/232 z komputera. Rysunek przedstawiający sposób podłączenia
Bardziej szczegółowoJęzyk opisu sprzętu VHDL
Język opisu sprzętu VHDL dr inż. Adam Klimowicz Seminarium dydaktyczne Katedra Mediów Cyfrowych i Grafiki Komputerowej Informacje ogólne Język opisu sprzętu VHDL Przedmiot obieralny dla studentów studiów
Bardziej szczegółowoPRUS. projekt dokumentacja końcowa
Adrian Antoniewicz Marcin Dudek Mateusz Manowiecki 17.01.2007 PRUS projekt dokumentacja końcowa Temat: Układ zdalnego sterowania (za pomocą interfejsu RS-232) wyświetlaczem LCD. Spis treści: 1. 2. 3. 4.
Bardziej szczegółowoSzkolenia specjalistyczne
Szkolenia specjalistyczne AGENDA Język VHDL w implementacji układów cyfrowych w FPGA/CPLD poziom podstawowy GRYFTEC Embedded Systems ul. Niedziałkowskiego 24 71-410 Szczecin info@gryftec.com Szczecin 2014
Bardziej szczegółowoBadanie zależności położenia cząstki od czasu w ruchu wzdłuż osi Ox
A: 1 OK Muszę to powtórzyć... Potrzebuję pomocy Badanie zależności położenia cząstki od czasu w ruchu wzdłuż osi Ox 1. Uruchom program Modellus. 2. Wpisz x do okna modelu. 3. Naciśnij przycisk Interpretuj
Bardziej szczegółowoPodstawy Elektroniki dla Informatyki. Pętla fazowa
AGH Katedra Elektroniki Podstawy Elektroniki dla Informatyki Pętla fazowa Ćwiczenie 6 2015 r. 1. Wstęp Celem ćwiczenia jest zapoznanie się, poprzez badania symulacyjne, z działaniem pętli fazowej. 2. Konspekt
Bardziej szczegółowoWydział Elektryczny. Katedra Automatyki i Elektroniki. Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TECHNIKA CYFROWA 2 TS1C300 020
Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Instrukcja do ćwiczeń laboratoryjnych z przedmiotu: TEHNIKA YFOWA 2 T1300 020 Ćwiczenie Nr 6 EALIZAJA FUNKJI EJETOWYH W TUKTUAH
Bardziej szczegółowoProgramowanie Układów Logicznych kod kursu: ETD6203. Szczegóły realizacji projektu indywidualnego W dr inż.
Programowanie Układów Logicznych kod kursu: ETD6203 Szczegóły realizacji projektu indywidualnego W1 24.02.2016 dr inż. Daniel Kopiec Projekt indywidualny TERMIN 1: Zajęcia wstępne, wprowadzenie TERMIN
Bardziej szczegółowoOpis implementacji: Poznanie zasad tworzenia programów komputerowych za pomocą instrukcji języka programowania.
Nazwa implementacji: Robot biedronka Autor: Jarosław Żok Opis implementacji: Poznanie zasad tworzenia programów komputerowych za pomocą instrukcji języka programowania. Gra została zaimplementowana z wykorzystaniem
Bardziej szczegółowoSygnały DRQ i DACK jednego kanału zostały użyte do połączenia kaskadowego obydwu sterowników.
Płyty główne Opracował: Andrzej Nowak Bibliografia: Urządzenia techniki komputerowej, K. Wojtuszkiewicz Układ DMA Układ DMA zawiera dwa sterowniki przerwań 8237A połączone kaskadowo. Każdy sterownik 8237A
Bardziej szczegółowo1.2 Schemat blokowy oraz opis sygnałów wejściowych i wyjściowych
Dodatek A Wyświetlacz LCD. Przeznaczenie i ogólna charakterystyka Wyświetlacz ciekłokrystaliczny HY-62F4 zastosowany w ćwiczeniu jest wyświetlaczem matrycowym zawierającym moduł kontrolera i układ wykonawczy
Bardziej szczegółowoSystemy Czasu Rzeczywistego FPGA
01. Systemy Czasu Rzeczywistego FPGA 1 Systemy Czasu Rzeczywistego FPGA laboratorium: 05 autor: mgr inż. Mateusz Baran 01. Systemy Czasu Rzeczywistego FPGA 2 1 Spis treści FPGA... 1 1 Spis treści... 2
Bardziej szczegółowoPodstawy grafiki komputerowej
Podstawy grafiki komputerowej Krzysztof Gracki K.Gracki@ii.pw.edu.pl tel. (22) 6605031 Instytut Informatyki Politechniki Warszawskiej 2 Sprawy organizacyjne Krzysztof Gracki k.gracki@ii.pw.edu.pl tel.
Bardziej szczegółowoInstrukcja obsługi Głowica Ruchoma LED 15W
Instrukcja obsługi Głowica Ruchoma LED 15W 1 Konserwacja 1. Urządzenie należy użytkować w suchym miejscu i unikać wilgoci 2. Stosowanie urządzenia z przerwami może przedłużyć jego żywotność 3. Należy regularnie
Bardziej szczegółowoPośredniczy we współpracy pomiędzy procesorem a urządzeniem we/wy. W szczególności do jego zadań należy:
Współpraca mikroprocesora z urządzeniami zewnętrznymi Urządzenia wejścia-wyjścia, urządzenia których zadaniem jest komunikacja komputera z otoczeniem (zwykle bezpośrednio z użytkownikiem). Do najczęściej
Bardziej szczegółowoPROJEKT I OPTYMALIZACJA STRUKTURY LOGICZNEJ DYDAKTYCZNEGO SYSTEMU MIKROPROCESOROWEGO DLA LABORATORIUM PROJEKTOWANIA ZINTEGROWANEGO
II Konferencja Naukowa KNWS'05 "Informatyka- sztuka czy rzemios o" 15-18 czerwca 2005, Z otniki Luba skie PROJEKT I OPTYMALIZACJA STRUKTURY LOGICZNEJ DYDAKTYCZNEGO SYSTEMU MIKROPROCESOROWEGO DLA LABORATORIUM
Bardziej szczegółowoUkłady Cyfrowe projekt. Korekcja jasności obrazów w 24-bitowym formacie BMP z użyciem funkcji gamma. Opis głównych modułów sprzętowych
Michał Leśniewski Tomasz Władziński Układy Cyfrowe projekt Korekcja jasności obrazów w 24-bitowym formacie BMP z użyciem funkcji gamma Opis głównych modułów sprzętowych Realizacja funkcji gamma entity
Bardziej szczegółowoPodręcznik instalacji
Podręcznik instalacji Monitor LCD z funkcją zarządzania kolorami Ważne Aby korzystać z urządzenia w sposób bezpieczny i wydajny, należy dokładnie zapoznać się z informacjami zawartymi w PRECAUTIONS (ŚRODKI
Bardziej szczegółowoKarta katalogowa JAZZ OPLC. Modele JZ20-T10/JZ20-J-T10 i JZ20-T18/JZ20-J-T18
Karta katalogowa JAZZ OPLC Modele JZ20-T10/JZ20-J-T10 i JZ20-T18/JZ20-J-T18 W dokumencie znajduje się specyfikacja Unitronics Jazz Micro-OPLC JZ20-T10/JZ20-J-T10 oraz JZ20-T18/JZ20-J-T18. Dodatkowe informacje
Bardziej szczegółowoMy niżej podpisani... działając w imieniu i na rzecz... w odpowiedzi na ogłoszenie o przetargu nieograniczonym na :
... pieczątka Wykonawcy Załącznik nr 1 FORMULARZ OFERTOWY My niżej podpisani... działając w imieniu i na rzecz...... w odpowiedzi na ogłoszenie o przetargu nieograniczonym na : Dostawę oprogramowania antywirusowego
Bardziej szczegółowoPROGRAMY STEROWANIA I WIZUALIZACJI II
PWSZ SW W8 PROGRAMY STEROWANIA I WIZUALIZACJI II Układ sekwencyjny Start Stop. Podnośnik góra dół. Układ czasowy naprzemienne załączanie/wyłączanie. Sterowanie symulowanym zbiornikiem. 1. Zadanie UKŁAD
Bardziej szczegółowoFINCH PONG. Realizator: Partner: Patronat:
FINCH PONG Realizator: Partner: Patronat: Dzisiaj nauczymy robota Finch kontrolować ruchy paletki do finch ponga. Będziemy poruszać paletką w prawo i w lewo, żeby piłka odbijała się od niej. 6. Wprowadzamy
Bardziej szczegółowoArchitektura systemów komputerowych Laboratorium 10 Symulator SMS32 Urządzenia wejścia i wyjścia
Marcin Stępniak Architektura systemów komputerowych Laboratorium 10 Symulator SMS32 Urządzenia wejścia i wyjścia 1. Informacje Symulator SMS32 posiada kilka urządzeń peryferyjnych (wejściowych i wyjściowych)
Bardziej szczegółowoPierwsze kroki z FPGA (9)
Pierwsze kroki z FPGA (9) Obsługa z kontrolerem SSD1331 Celem projektu było obsłużenie sprzętowego kontrolera kolorowego za pomocą układu FPGA zestawu maximator. Zastosowany w przykładzie wyświetlacz wyposażono
Bardziej szczegółowoModelowanie liczników w języku Verilog i ich implementacja w strukturze FPGA
Modelowanie liczników w języku Verilog i ich implementacja w strukturze FPGA Licznik binarny Licznik binarny jest najprostszym i najpojemniejszym licznikiem. Kod 4 bitowego synchronicznego licznika binarnego
Bardziej szczegółowoPierwsze kroki z FPGA (9)
Pierwsze kroki z FPGA (9) Obsługa z kontrolerem SSD1331 Celem projektu było obsłużenie sprzętowego kontrolera kolorowego za pomocą układu FPGA zestawu maximator. Zastosowany w przykładzie wyświetlacz wyposażono
Bardziej szczegółowoPodstawy programowania, Poniedziałek , 8-10 Projekt, część 1
Podstawy programowania, Poniedziałek 30.05.2016, 8-10 Projekt, część 1 1. Zadanie Projekt polega na stworzeniu logicznej gry komputerowej działającej w trybie tekstowym o nazwie Minefield. 2. Cele Celem
Bardziej szczegółowoPodstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja
Podstawowe elementy układów cyfrowych układy sekwencyjne Rafał Walkowiak Wersja 0.1 29.10.2013 Przypomnienie - podział układów cyfrowych Układy kombinacyjne pozbawione właściwości pamiętania stanów, realizujące
Bardziej szczegółowoSystemy Czasu Rzeczywistego FPGA
01. Systemy Czasu Rzeczywistego FPGA 1 Systemy Czasu Rzeczywistego FPGA laboratorium: 03 autor: mgr inż. Mateusz Baran 01. Systemy Czasu Rzeczywistego FPGA 2 1 Spis treści FPGA... 1 1 Spis treści... 2
Bardziej szczegółowoIMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE Z RDZENIEM ARM7
Łukasz Deńca V rok Koło Techniki Cyfrowej dr inż. Wojciech Mysiński opiekun naukowy IMPLEMENTATION OF THE SPECTRUM ANALYZER ON MICROCONTROLLER WITH ARM7 CORE IMPLEMENTACJA ANALIZATORA WIDMA NA MIKROKONTROLERZE
Bardziej szczegółowoZestaw przedłużaczy sygnału HDMI 4K, 4K2K/60 Hz
Zestaw przedłużaczy sygnału HDMI 4K, 4K2K/60 Hz Instrukcja obsługi DS-55204 Zestaw przedłużacza sygnału wideo Digitus 4K, 4K2K/60Hz to rozwiązanie do przedłużania do 60 m spełniające najwyższe wymagania
Bardziej szczegółowoProgramowalne układy logiczne
Programowalne układy logiczne Worek różności jak dobrać się do gotowców w Spartanach? Szymon Acedański Marcin Peczarski Instytut Informatyki Uniwersytetu Warszawskiego 12 kwietnia 2011 Spis treści Wbudowane
Bardziej szczegółowoPodręcznik instalacji
Podręcznik instalacji Monitor LCD z funkcją zarządzania kolorami Ważne Aby korzystać z urządzenia w sposób bezpieczny i wydajny, należy dokładnie zapoznać się z informacjami zawartymi w PRECAUTIONS (ŚRODKI
Bardziej szczegółowoUkłady sekwencyjne. 1. Czas trwania: 6h
Instytut Fizyki oświadczalnej UG Układy sekwencyjne 1. Czas trwania: 6h 2. Cele ćwiczenia Poznanie zasad działania podstawowych typów przerzutników: RS, -latch,, T, JK-MS. Poznanie zasad działania rejestrów
Bardziej szczegółowoINSTRUKCJA Model TC-20P
INSTRUKCJA Model TC-20P 1 Spis treści Zasady bezpieczeństwa... 3 Podzespoły wizualizera (budowa wizualizera)... 4 Pilot zdalnego sterowania... 5 Panel sterowania... 6 Ekran LCD... 7 Przygotowywanie urządzenia...
Bardziej szczegółowoSML3 październik
SML3 październik 2005 16 06x_EIA232_4 Opis ogólny Moduł zawiera transceiver EIA232 typu MAX242, MAX232 lub podobny, umożliwiający użycie linii RxD, TxD, RTS i CTS interfejsu EIA232 poprzez złącze typu
Bardziej szczegółowoImplementacja filtru Canny ego
ANALIZA I PRZETWARZANIE OBRAZÓW Implementacja filtru Canny ego Autor: Katarzyna Piotrowicz Kraków,2015-06-11 Spis treści 1. Wstęp... 1 2. Implementacja... 2 3. Przykłady... 3 Porównanie wykrytych krawędzi
Bardziej szczegółowoTemat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:
Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp: Licznik elektroniczny - układ cyfrowy, którego zadaniem jest zliczanie wystąpień sygnału zegarowego. Licznik złożony
Bardziej szczegółowoZmiana rozdzielczości ekranu
Zmiana rozdzielczości ekranu Ze względu na technologię stosowaną w ekranach ciekłokrystalicznych (LCD) rozdzielczość ekranu jest zawsze stała. Dla najlepszego efektu należy wybrać największą obsługiwaną
Bardziej szczegółowoPrzykładowe pytania DSP 1
Przykładowe pytania SP Przykładowe pytania Systemy liczbowe. Przedstawić liczby; -, - w kodzie binarnym i hexadecymalnym uzupełnionym do dwóch (liczba 6 bitowa).. odać dwie liczby binarne w kodzie U +..
Bardziej szczegółowoPodręcznik instalacji
Podręcznik instalacji Monitor LCD z funkcją zarządzania kolorami Ważne Aby korzystać z urządzenia w sposób bezpieczny i wydajny, należy dokładnie zapoznać się z informacjami zawartymi w PRECAUTIONS (ŚRODKI
Bardziej szczegółowoZałącznik Nr 2 do SIWZ. Sprzęt komputerowy i peryferyjny
Sprzęt komputerowy i peryferyjny Komputery stacjonarne 44 szt. Nazwa podzespołu Wymagana wartość minimalna 1 Obudowa typu desktop / tower pracująca w pozycji pionowej i poziomej, 1 zewnętrzna zatoka na
Bardziej szczegółowoInstrukcja do ćwiczenia : Matryca komutacyjna
Instrukcja do ćwiczenia : Matryca komutacyjna 1. Wstęp Każdy kanał w systemach ze zwielokrotnieniem czasowym jest jednocześnie określany przez swoją współrzędną czasową T i współrzędną przestrzenną S.
Bardziej szczegółowoProjektowanie z użyciem softprocesora picoblaze w układach programowalnych firmy Xilinx
Projektowanie z użyciem softprocesora picoblaze w układach programowalnych firmy Xilinx CEL ĆWICZENIA Celem ćwiczenia jest utrwalenie wiedzy dotyczącej budowy, działania i własności programowalnych układów
Bardziej szczegółowoSpis treści 1. Wstęp 2. Ćwiczenia laboratoryjne LPM
Spis treści 1. Wstęp... 9 2. Ćwiczenia laboratoryjne... 12 2.1. Środowisko projektowania Quartus II dla układów FPGA Altera... 12 2.1.1. Cel ćwiczenia... 12 2.1.2. Wprowadzenie... 12 2.1.3. Przebieg ćwiczenia...
Bardziej szczegółowoWykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall
Grzegorz Sułkowski, Maciej Twardy, Kazimierz Wiatr Wykorzystanie układów FPGA w implementacji systemów bezpieczeństwa sieciowego typu Firewall Plan prezentacji 1. Architektura Firewall a załoŝenia 2. Punktu
Bardziej szczegółowoWPROWADZENIE Mikrosterownik mikrokontrolery
WPROWADZENIE Mikrosterownik (cyfrowy) jest to moduł elektroniczny zawierający wszystkie środki niezbędne do realizacji wymaganych procedur sterowania przy pomocy metod komputerowych. Platformy budowy mikrosterowników:
Bardziej szczegółowoProjektowanie Scalonych Systemów Wbudowanych VERILOG
Projektowanie Scalonych Systemów Wbudowanych VERILOG OPIS BEHAWIORALNY proces Proces wątek sterowania lub przetwarzania danych, niezależny w sensie czasu wykonania, ale komunikujący się z innymi procesami.
Bardziej szczegółowoZał nr 4 do ZW. Dla grupy kursów zaznaczyć kurs końcowy. Liczba punktów ECTS charakterze praktycznym (P)
Zał nr 4 do ZW WYDZIAŁ PODSTAWOWYCH PROBLEMÓW TECHNIKI KARTA PRZEDMIOTU Nazwa w języku polskim : Systemy Wbudowane Nazwa w języku angielskim : Embedded Systems Kierunek studiów : Informatyka Specjalność
Bardziej szczegółowoKontroler Xelee Master DMX64/512 - Instrukcja obsługi. Kontroler Xelee Master DMX64/512 Firmware 1.1 Instrukcja Obsługi. www.nelectrica.
Kontroler Xelee Master DMX64/512 Firmware 1.1 Instrukcja Obsługi www.nelectrica.com strona 1 Spis Treści 1. Informacje ogólne 2. Instalacja 2.1 Panel przedni... 5 2.2 Panel tylny... 6 2.3 Schemat podłączenia...
Bardziej szczegółowoOdczyt zegara ze sterownika do panelu serii TIU z możliwością korekty ustawień zegara w sterowniku
Informator Techniczny nr 12 -- styczeń 2001 -- INFORMATOR TECHNICZNY GE FANUC Odczyt zegara ze sterownika do panelu serii TIU z możliwością korekty ustawień zegara w sterowniku Program w sterowniku W sterowniku
Bardziej szczegółowoPAMIĘĆ RAM. Rysunek 1. Blokowy schemat pamięci
PAMIĘĆ RAM Pamięć służy do przechowania bitów. Do pamięci musi istnieć możliwość wpisania i odczytania danych. Bity, które są przechowywane pamięci pogrupowane są na komórki, z których każda przechowuje
Bardziej szczegółowoKarta katalogowa JAZZ OPLC. Modele JZ20-R10/JZ20-J-R10 i JZ20-R16/JZ20-J-R16
Karta katalogowa JAZZ OPLC Modele JZ20-R10/JZ20-J-R10 i JZ20-R16/JZ20-J-R16 W dokumencie znajduje się specyfikacja Unitronics Jazz Micro-OPLC JZ20-R10/JZ20-J-R10 oraz JZ20-R16/JZ20-J-R16. Dodatkowe informacje
Bardziej szczegółowoLista zadań nr 5. Ścieżka projektowa Realizacja każdego z zadań odbywać się będzie zgodnie z poniższą ścieżką projektową (rys.
Sterowanie procesami dyskretnymi laboratorium dr inż. Grzegorz Bazydło G.Bazydlo@iee.uz.zgora.pl, staff.uz.zgora.pl/gbazydlo Lista zadań nr 5 Zagadnienia stosowanie skończonych automatów stanów (ang. Finite
Bardziej szczegółowo1. Cel ćwiczenia. 2. Podłączenia urządzeń zewnętrznych w sterowniku VersaMax Micro
1. Cel ćwiczenia Celem ćwiczenia jest zaprojektowanie sterowania układem pozycjonowania z wykorzystaniem sterownika VersaMax Micro oraz silnika krokowego. Do algorytmu pozycjonowania wykorzystać licznik
Bardziej szczegółowoGRAFIKA I ROZPOZNAWANIE OBRAZÓW
GRAFIKA I ROZPOZNAWANIE OBRAZÓW Podstawy programowania graficznego w środowisku MS DOS 1. Tryb tekstowy a tryb graficzny Ze względu na reprezentację wyświetlanych danych na ekranie można wyróżnić dwa tryby
Bardziej szczegółowoPodręcznik użytkownika PCI-x Karta przechwytująca 4xHDMI
Podręcznik użytkownika PCI-x Karta przechwytująca 4xHDMI Spis treści 1. Specyfikacja... 3 1.1 Cechy:... 3 1.2 Rozdzielczość wideo na wejściu :... 3 1.3 Zawartość opakowania... 3 1.4 Wymagania systemowe...
Bardziej szczegółowoSystemy na Chipie. Robert Czerwiński
Systemy na Chipie Robert Czerwiński Cel kursu Celem kursu jest zapoznanie słuchaczy ze współczesnymi metodami projektowania cyfrowych układów specjalizowanych, ze szczególnym uwzględnieniem układów logiki
Bardziej szczegółowoSławomir Kulesza. Projektowanie automatów asynchronicznych
Sławomir Kulesza Technika cyfrowa Projektowanie automatów asynchronicznych Wykład dla studentów III roku Informatyki Wersja 3.0, 03/01/2013 Automaty skończone Automat skończony (Finite State Machine FSM)
Bardziej szczegółowoPing-Pong. Gra dla dwóch graczy.
Ping-Pong. Gra dla dwóch graczy. Uwaga: Wszystkie pliki graficzne potrzebne do wykonania gry znajdują się w archiwum ping-pong.zip. Pliki należy wypakować do jednego katalogu. Instrukcja 1. Na scenę wczytujemy
Bardziej szczegółowoWEJŚCIE W TRYB PROGRAMOWANIA
WEJŚCIE W TRYB PROGRAMOWANIA Należy wcisnąć przycisk PROGR a następnie kod serwisowy 8 7 1 0 2 1. Pomiędzy kolejnymi wciśnięciami nie może upłynąć czas dłuższy niż 5s. Na wyświetlaczu pojawią się dwa myślniki
Bardziej szczegółowo