TESTOWANIE UKŁADÓW KOMBINACYJNYCH 1. WPROWADZENIE

Wielkość: px
Rozpocząć pokaz od strony:

Download "TESTOWANIE UKŁADÓW KOMBINACYJNYCH 1. WPROWADZENIE"

Transkrypt

1 TESTOWANIE UKŁADÓW KOMBINACYJNYCH 1. WPROWADZENIE Nie wszystkie wyprodukowane układy są sprawne. W układach mogą występować różnorodne defekty produkcyjne, toteż konieczne jest przetestowanie każdego egzemplarza układu, zanim zostanie on użyty. W przypadku dużych układów cyfrowych jest to bardzo trudne zadanie. Konstruktor układów powinien w czasie projektowania planować również sposób testowania układu i uwzględniać to w projekcie, ponieważ układ, którego nie można przetestować, jest bezużyteczny. 2. DEFEKTY, USZKODZENIA I ICH MODELE O układzie scalonym, który nie spełnia wymagań technicznych, mówimy że jest uszkodzony. Uszkodzenia w układach scalonych można podzielić na dwie grupy: uszkodzenia parametryczne i uszkodzenia katastroficzne. Z uszkodzeniem parametrycznym mamy do czynienia wtedy, gdy układ wykonuje swoją funkcję, ale jego parametry elektryczne (w przypadku układów cyfrowych np. maksymalna częstotliwość zegara czy też pobór mocy) są poza dopuszczalnymi granicami. Uszkodzenie katastroficzne to takie, gdy układ w ogóle nie działa - nie wykonuje swej funkcji. Uszkodzenia parametryczne są powodowane przez nadmiernie duże rozrzuty parametrów elementów układu. Uszkodzenia katastroficzne są spowodowane defektami w strukturze układu, na przykład przerwami lub zwarciami. Typowe bramki cyfrowe CMOS, a zwłaszcza bramki statyczne, są mało wrażliwe na parametry tranzystorów. Dlatego uszkodzenia parametryczne nie są w przypadku układów cyfrowych często spotykane. W układach cyfrowych CMOS najczęściej obserwujemy uszkodzenia katastroficzne, a ich przyczyną są zwykle defekty strukturalne. Przykład takiego defektu - cząstki przewodzącej, która zwiera ścieżki przewodzące - pokazuje zdjęcie. Najpospolitsze są defekty powodujące zmiany w połączeniach w układzie: zwarcia ścieżek oraz przerwy w ścieżkach. Zdarzają się też inne defekty, jak na przykład "dziury" w cienkim dielektryku bramkowym tranzystorów MOS powodujące połączenie elektryczne bramki z kanałem i całkowicie zniekształcające charakterystyki uszkodzonego tranzystora. Aby móc opracować testy dla układu cyfrowego, musimy wiedzieć, jak wpływają defekty w układzie na wykonywane przez ten układ funkcje. Opis działania układu uszkodzonego, tj. zawierającego defekt, nazywamy modelem uszkodzenia. Najprostszym modelem uszkodzenia jest model znany pod nazwą "stałe zero/stała jedynka" (lub niekiedy

2 "sklejenie do zera/sklejenie do jedynki", w jęz. angielskim "stuck at 0/stuck at 1"). Będziemy go w skrócie oznaczać symbolem "SA0/SA1".! Model uszkodzenia "SA0/SA1" polega na założeniu, że każdy defekt w układzie prowadzi do tego, że w jakimś jego węźle stan logiczny nie zmienia się - zawsze jest tam stan "0" lub stan "1". Chodzi tu oczywiście o te węzły w układzie, w których w prawidłowo działającym układzie stan logiczny zmienia się. Model "SA0/SA1" nie ma żadnego uzasadnienia teoretycznego, a symulacje komputerowe i praktyka pokazują, że nie więcej niż kilkanaście procent wszystkich defektów strukturalnych daje w efekcie uszkodzenie typu "SA0/SA1". Znacznie częściej spotyka się uszkodzenia polegające na tym, że zmienia się funkcja logiczna wykonywana przez bramkę czy też blok, w którym wystąpił defekt. Mimo to model "SA0/SA1" jest powszechnie i niemal wyłącznie stosowany w teorii i praktyce testowania układów cyfrowych. Wieloletnia praktyka pokazała bowiem, że jest to model skuteczny. Otrzymywane przy użyciu tego modelu zestawy testów dla układów cyfrowych pozwalają przetestować te układy z dostateczną dla celów praktycznych wiarygodnością. Wielką zaletą modelu "SA0/SA1" jest jego prostota, a przede wszystkim niezależność od struktury fizycznej układu. Dla stosowania w praktyce tego modelu wystarczy znać schemat logiczny projektowanego układu. Nie jest konieczna znajomość schematu elektrycznego ani topografii układu. Istnieją też inne, bliższe rzeczywistości fizycznej modele uszkodzeń, są one jednak rzadko stosowane. 3. PODSTAWOWE POJĘCIA Układem redundancyjnym nazywa się układ, w którym istnieje taki funktor lub takie połączenie między funktorami, które można usunąć bez zmiany funkcji realizowanej przez układ. Układ, w którym nie ma takich elementów lub połączeń jest układem nieredundancyjnym. Oczywiście układ nierendundacyjny nie musi być układem mminimalnym ( w sensie ilości funktorów), natomiast każdy układ minimalny będzie układem nieredundacyjnym. Jeżeli w układzie kombinacyjnym nieredundacyjnym wystąpi uszkodzenie, to spowoduje ono zmianę jednej lub więcej funkcji logicznych realizowanych przez ten układ. Czyli dla pewnych kombinacji wejściowych wartości niektórych wyjść będą różne od wartości normalnych, tj. w układzie bez uszkodzeń. Każda taka kombinacja wejściowa, która daje błędny sygnał wyjściowy dla danego uszkodzenia jest testem wykrywającym to uszkodzenie. Istnienie tego uszkodzenia można wykryć poprzez podanie kombinacji na wejście i obserwowanie wyjść. Oczywiście dowolny układ kombinacyjny o n wejściach może być w zupełności przetestowany poprzez podanie 2 n kombinacji wejściowych. Przy wzrastającym n szybko rośnie liczba kombinacji wejściowych i takie testowanie staje się bardzo niedogodne. Zwykle do wykrycia wszystkich prawdopodobnych uszkodzeń układu wystarczy mniejszy zbiór testów. Dlatego istotne jest, szczególnie dla układów o dużej liczbie wejść, problem wyszukiwania minimalnego zbioru testów wykrywających uszkodzenia. Drugim istotnym problemem związanym z testowaniem jest problem lokalizacji uszkodzenia, z dokładnością do konkretnego przewodu, funktora lub wymiennego modułu. Jest to problem diagnozy. Bardzo ważnym zagadnieniem jest również znalezienie efek tywnego zbioru testów dla lokalizacji uszkodzeń (testów diagnostycznych). Testowanie automatów może być prowadzone dwoma sposobami: - bezwarunkowo, tj. gdy testy ustalone przed eksperymentem, przykładane są w dowolnej

3 kolejności, niezależnie od wyników testowania, - adaptacyjnie, gdy wybór kolejnego testu zależy od wyników uzyskanych przy przykładaniu testów poprzednich. Jak wcześniej wspomniano, najczęściej występującymi uszkodzeniami w układach logicznych są: 1) występowanie stałego 0 na danym przewodzie - oznaczamy je jako s-0; 2) występowanie stałej 1 na przewodzie, co oznaczamy s-1. Przyczynami takich uszkodzeń mogą być odpowiednio: zwarcie przewodu z masą lub z przewodem zasilania, zwarcie lub przerwa w tranzystorze końcowym funktora. Zauważmy, że przerwa przewodu da uszkodzenie s-0 albo s-1 w zależności od technologii wykonania szeregu logicznego. W elementach typu TTL i CMOS najczęściej występującymi uszkodzeniami są: a) oberwanie przewodu wejściowego - czyli s-1 na wejściu elementu, b) zwarcie wyjścia z masą - czyli s-0 na wyjściu, c) zwarcie wyjścia z zasilaniem, czyli s-1 na wyjściu. Dla tych możliwych uszkodzeń będziemy poszukiwać testów wykrywających uszkodzenie oraz lokalizujących je. Założymy przy tym, że w danej chwili może wystąpić w układzie tylko jedno uszkodzenie (możliwe uszkodzenia jednokrotne). 4. METODY WYSZUKIWANIA TESTÓW WYKRYWAJ ĄCYCH USZKODZENIE Aby znaleźć minimalny zbiór testów wykrywających uszkodzenia w układzie, trzeba znać pełne zbiory testów wykrywających każde uszkodzenie. Warunki konieczne i dostateczne na to, aby dany test wykrył uszkodzenie' typu s-0 i s-1 są następujące: 1) wartość sygnału w miejscu uszkodzenia powinna być przeciwna do tej, która jest spowodowana przez uszkodzenie, 2) dowolna zmiana sygnału w miejscu uszkodzenia powinna powodować zmianę przynajmniej na jednym wyjściu układu. Podana teraz zostanie metoda pozwalająca wyznaczyć pełne zbiory testów dla wszystkich dla wszystkich uszkodzeń w układzie typu s-0 i s METODA POBUDZANIA ŚCIEŻEK Metoda pobudzania ścieżek pozwala wyznaczyć pełny zbiór testów wykrywających dane uszkodzenie bezpośrednio ze schematu układu. Polega ona na wyznaczeniu warunków propagacji zmiany na zadanym przewodzie układu do wyjścia wzdłuż pewnej drogi (ścieżki). Realizuje się to przez określenie wartości wejściowych każdej bramki wzdłuż wybranej drogi, tak aby jej wyjście było uzależnione tylko od wejścia wchodzącego w skład ścieżki. Warunki konieczne i dostateczne do tego, aby zmiana jednego z wejść powodowała zmianę na jej wyjściu są uzależnione od rodzaju bramki. I tak n wejściowy element NAND realizuje funkcję f(x 1, x 2,..., x n ) = (x 1 x 2,..., x n ) Aby wyjście zależało tylko od wybranego wejścia x i pozostałe wejścia muszą być równe 1, bo tylko wtedy f(x 1,... x i,..., x n ) = (1... x i... 1) = (x i ) Rozumując podobnie dojdziemy do wniosku, że dla elementów NAND oraz I trzeba aby

4 wszystkie wejścia z wyjątkiem zmieniającego się miały sygnał 1, a dla funktorów, LUB i NOR sygnał 0. Po ustaleniu warunków propagacji uszkodzenia i przypisaniu przewodowi uszkodzonemu wartości przeciwnej do założonej błędnej należy określić wartości wejściowe układu realizujące te warunki. P r z y k ł a d 1 Dla układu z rys. 1 poszukamy testu wykrywającego uszkodzenie h s-1. Przypisujemy przewodowi h wartość 0 i pobudzamy ścieżkę h p - r. Aby spełnione były warunki propagacji musi być j = 1, l = 1, dla funktora D oraz m = 1, n = 1 dla funktora E. Z tego otrzymujemy natychmiast wartości wejść y = 1, z = 1. Ponieważ, jeżeli j = 1, to i = 1, więc aby m = 1 musi być w = 0, co daje też j = 1. Aby h =0, musi być x = 1. Czyli testem wykrywającym uszkodzenie h s-1 jest x a w y A d c e h B w g y Rysunek 1. Schemat układu Poszukamy jeszcze testu wykrywającego uszkodzenie g s-0, Można pobudzić tu dwie ścieżki do wyjścia g - i - m - r lub g - j p - r. Warunki propagacji dla pierwszej z nich są następujące: k = 1, n = 1, p = 1, ma być też g = 1. Mamy więc natychmiast w = 1, oraz z = 1. Aby było p = 1 musi być y = 0 lub x = 0 lub j = 0, j = 0 jest niemożliwe, ponieważ g = 1, ale y = 0 lub x = 1 dają konieczne warunki na propagację uszkodzenia. Znaleźliśmy więc testy 1001, 1101, Przez pobudzenie drugiej ścieżki znajdziemy test 0011 i te wszystkie testy stanowią pełny zbiór testów wykrywających uszkodzenie g s-0. Procedura wyszukiwania testów metodą pobudzania ścieżek jest więc następująca: 1) przewodowi z uszkodzeniem przypisuje się wartość przeciwną do uszkodzenia, to znaczy wartość 1 należy przypisać przewodowi z uszkodzeniem s-0, a 0 z uszkodzeniem s-1, 2) wybiera się drogę (ścieżkę) od miejsca uszkodzenia do wyjścia układu, 3) pobudza się wybraną ścieżkę, to znaczy wejściom funktorów wzdłuż ścieżki przypisuje się takie wartości, które pozwalają na propagację zmian spowodowanych uszkodzeniem wzdłuż ścieżki do wyjścia układu. 4) określa się wejścia układu, które dają żądane wartości na wejściach funktorów wzdłuż pobudzonej ścieżki. Otrzymuje się w ten sposób jeden lub kilka testów wykrywających rozpatrywane uszkodzenie, 5) w przypadku gdy w czasie określania wejść układu natrafi się na sprzeczność, należy pobudzić inną ścieżkę. Jeżeli pobudzenie jednej ścieżki nie daje rezultatów to trzeba pobudzić jednocześnie dwie lub więcej ścieżek, 6) przy szukaniu pełnego zbioru te stów należy pobudzić kolejno wszystkie możliwe ścieżki. Przy realizacji punktu 4 algorytmu, korzystne jest określenie funkcji realizowanych k i j l C z D n p m E r f

5 przez każdą bramkę, np. w postaci tablic Karnaugha. Warunki propagacji dają zespół warunków na wartości wyjściowe funktorów. Znając funkcje na wyjściach funktorów można łatwo określić wejścia układu dające odpowiednie wartości przez wymnożenie odpowiednich funkcji. P r z y k ł a d 2 Mamy określić pełny zbiór testów dla uszkodzenia c s-1w układzie z przykładu 1, (rys. 1). Od przewodu c do wyjścia prowadzą dwie ścieżki: c g i - m r oraz c - g - j p - r. Dla wykrycia c s-1 musi być w = 0, czyli ścieżki pierwszej nie da się pobudzić, ponieważ w = 0 zakazuje element C. Należy więc pobudzić ścieżkę drugą.. Warunki propagacji są następujące: y = 1, A = 1, z = 1, i C = 1 do nich oczywiście dochodzi warunek w = 0. Mamy więc w yz = 1, A = 1 i C = 1. Tylko jedna kombinacja wejściowa T= w x yz spełnia wszystkie warunki, czyli 0011 jest jedynym testem wykrywającym uszkodzenie c s MINIMALNY ZBIÓR TESTÓW WYKRYWAJĄCYCH USZKODZENIE Po znalezieniu pełnego zbioru testów dla każdego uszkodzenia można przystąpić do poszukiwania minimalnego zbioru testów wykrywających uszkodzenie w układzie. W tym celu zestawimy tabl cę uszkodzeń. Wiersze tablicy będą odpowiadały testom, a kolumny uszkodzeniom. W klatce a ij tablicy stawiamy 1, jeżeli test T i wykrywa uszkodzenie d j. Dla wykrycia wszystkich uszkodzeń d j jest konieczne i dostateczne, aby dla każdego uszkodzenia co najmniej jeden test wykrywający to uszkodzenie by zawarty w zbiorze testów. Czyli znalezienie minimalnego zbioru testów sprowadza się do znalezienia minimalnego pokrycia tablicy testów. Jest to ten sam problem, co znalezienie minimalnego pokrycia tablicy implikantów (metoda Quine a McCluskeya). Dla niewielkiej tablicy można bezpośrednio zastosować metodę Patricka. Większe tablice przed zastosowaniem metody Patricka można uprościć wykreślając wiersze odpowiadające zasadniczym testom i kolumny pokrywane przez te wiersze. Przypominamy, że jeżeli istnieje uszkodzenie wykrywane tylko przez jeden test, to test ten nazwiemy zasadniczym. Dalej tablicę można uproście stosując zasadę dominacji kolumn i wierszy. P r z y k ł a d 3 Wybierzemy minimalny zbiór testów wykrywających uszkodzenia układu z przykładu 2. Założymy, że funktory realizowane są w technice TTL i uwzględnimy tylko uszkodzenie typowe dla tej techniki: s-1 na wejściach bramki oraz s-1 i s-0 na wyjściu. Uszkodzenia oznaczamy następująco: a 0 - oznacza, że wystąpiło uszkodzenie s-0 na przewodzie a, a 1 -oznacza, że wystąpiło uszkodzenie s-1 na przewodzie a. Tablica 4.1 jest tablicą uszkodzeń badanego układu.

6

7 Testami zasadniczymi są: t1, t3, t7, t9, t11, i t15. Pokrywają one wszystkie kolumny (uszkodzenia) z wyjątkiem n1. Aby pokryć i tę kolumnę należy wziąć do minimalnego zbioru jeden z testów t0, t4, t6 lub t10. Czyli istnieją cztery minimalne zbiory testów wykrywających uszkodzenia w tym układzie. Jeden z nich: t0 = 0000 t1 = 0001 t3 = 0011 t7 = 0111 t9 = 1001 t11 = 1011 t15 = LOKALIZACJA USZKODZEŃ Ważnym zadaniem jest znalezienie takiego zbioru testów, który pozwoli na lokalizację uszkodzenia w układzie. Przy poszukiwaniu zbioru testów diagnostycznych posługujemy się zmodyfikowaną ta blicą uszkodzeń. Modyfikacja polega na zastąpieniu jednym testem (dowolnym) wszystkich testów, których,wiersze w tablicy uszkodzeń są identyczne. Podobnie łączymy wszystkie identyczne kolumny. Uszkodzenia odpowiadające tym kolumnom są nieodróżnialne, dają one identyczne zmiany na wyjściu układu. Znalezienie bezwarunkowego testu diagnostycznego wymaga stworzenia nowej tablicy diagnostycznej o wierszach odpowiadających testom jak w zmodyfikowanej tablicy uszkodzeń oraz o kolumnach odpowiadających wszystkim możliwym parom uszkodzeń rozróżnialnych. Tablicę wypełnia się według następujących reguł: 1) jeżeli test ti wykrywa oba uszkodzenia odpowiadające danej kolumnie, albo nie wykrywa obu tych uszkodzeń, to w wierszu odpowiadającym testowi ti w tej kolumnie wstawiamy 0, 2) jeżeli test ti wykrywa tylko jedno z tych uszkodzeń wstamy 1. Minimalny zbiór testów diagnostycznych otrzymamy z tej tablicy znajdując minimalne pokrycie wszystkich kolumn jedynkami. Przedstawiona procedura jest dość kłopotliwa ze względu na duży rozmiar tablicy diagnostycznej. Jeżeli zmodyfikowana tablica uszkodzeń ma n kolumn, to tablica diagnostyczna będzie miała n(n-1)/2 kolumn. W naszym układzie, gdzie jest 14 nieodróżnialnych uszkodzeń tablica diagnostyczna będzie miała więc 91 kolumn. Znacznie łatwiejsze jest uzyskanie adaptacyjnego testu diagnostycznego. Można go uzyskać bezpośrednio ze zmodyfikowanej tablicy uszkodzeń. Test będzie miał postać drzewa diagnostycznego (grafu). Konstrukcja drzewa zostanie wyjaśniona na przykładzie. P r z y k ł a d 4 Tablica 4.2 przedstawia zmodyfikowaną tablicę uszkodzeń otrzymaną z tablicy 4.1. Poszukujemy pierwszego testu. Pierwszy test dzieli uszkodzenia w zależności od odpowiedzi układu na te, które wykrywa (1 w tablicy uszkodzeń) oraz te, których nie wykrywa. Aby drzewo było możliwie rozgałęzione, należy tak dobrać test, aby ilość jedynek w odpowiadającym mu wierszu była najbliższa ilości wolnych pól. Jeżeli kilka testów kandyduje do wyboru - wybierzmy arbitralnie. W tablicy 4.2 takim testem jest t15 = 1111, będzie on pierwszym testem w drzewie. Dzielimy teraz tablicę na dwie części tak, że w jednej

8 Tablica 4.2 znajdują się kolumny odpowiadające uszkodzeniom wykrywalnym przez ten test (te, które mają w wybranym wierszu jedynki), a w drugiej pozostałe, pomijając już w nich wiersz, według którego dzielimy. W ten sposób z tablicy 4.2, otrzymamy dwie: tablicę 4.3a, którą nazwiemy T0 oraz tablicę 4.3b - T l. Tablica 4.3 a/ Tablica 4.3. b/

9 Z otrzymanymi tablicami postępujemy w identyczny sposób tak długo, aż w każdej tablicy zostanie jednia kolumna. Przy powstawaniu nowych tablic możemy opuszczać wiersze, w których są same jedynki lub puste pola. Z tablicy T1 wybierzemy arbitralnie test t3 = 0011 i dzieląc tę tablicę otrzymamy T10 i T11 (tablica 4.4a i 4.4b). Dalej to = 0000 dzieli ostatecznie tablicę T11. Oznacza to, że po przyłożeniu testów kolejno 1111 i uzyskaniu błędnego wyjścia, 0011 i uzyskaniu błędnego wyjścia oraz 0000, i uzyskaniu błędnego wyjścia, wykryliśmy w układzie uszkodzenie r0, a jeżeli w ostatnim przypadku uzyskalibyśmy dobry wynik, to w układzie byłoby uszkodzenie g0. Jednocześnie z dzieleniem tablic; możemy rysować drzewo diagnostyczne. Kolejnymi węzłami tego drzewa będą testy, według których dzieli się tablice. Powstawanie drzewa ilustruje rys.2. Literka z przy strzałce oznacza, że test dał wynik nieprawidłowy na wyjściu, a literka d oznacza występowanie prawidłowego sygnału wyjściowego przy danym teście. W nawiasach podane są odpowiednie wartości wyjścia układu. Dzieląc w przedstawiony sposób pozostałe tablice otrzymamy pełne drzewo diagnostyczne przedstawione na rys.2. Przy pomocy drzewa diagnostycznego można również, sprawdzić czy w układzie nie ma uszkodzeń. W przykładzie dobre wyniki testów w kolejności 1111, 1011, 0111, 1001, 0001, 0011, 0000 pozwalają stwierdzić brak uszkodzeń w układzie. UWAGA: Występowanie prawidłowego sygnału można określić mając zrobioną tablicę prawdy dla układu bez uszkodzeń. Tablicę prawdy układu bez uszkodzeń można łatwo otrzymać za pomocą konwertera wchodzącego w skład oprogramowania MULTISIM.

10 Tablica 4.4

11 Rysunek 2. Drzewo diagnostyczne do przykładu PYTANIA I PROBLEMY 1. Warunki konieczne i dostateczne na test aby wykrywał on uszkodzenie typu s-o lub s Sposoby testowania układów. 3. Omówić metodę pobudzania ścieżek. 4. Jakie są warunki propagacji błędu dla bramek, I, LUB, NAND i NOR? Uzasadnić. 5. W jaki sposób poszukuje się minimalnego zbioru test6w wykrywających uszkodzenia? 6. Co to są testy diagnostyczne? 7. Jak poszukuje się zbioru bezwarunkowych testów diagnostycznych? 8. Tworzenie i wykorzystanie drzewa diagnostycznego. Opracowano na podstawie: 1. W. Kuźmicz; Podstawy mikroelektroniki; 2. M. Perkowski, A. Rydzewski, P. Misiurewicz: Teoria układów logicznych. Wydawnictwo P.W A. Friedmann, P. Menon: Wykrywanie uszkodzeń w układach cyfrowych. WNT 1974.

Elementy cyfrowe i układy logiczne

Elementy cyfrowe i układy logiczne Elementy cyfrowe i układy logiczne Wykład 10 Legenda Testowanie układów logicznych Potrzeba testowania Uszkodzenia i modele błędów Generowanie wektorów testowych dla układów kombinacyjnych 2 1 Potrzeba

Bardziej szczegółowo

xx + x = 1, to y = Jeśli x = 0, to y = 0 Przykładowy układ Funkcja przykładowego układu Metody poszukiwania testów Porównanie tabel prawdy

xx + x = 1, to y = Jeśli x = 0, to y = 0 Przykładowy układ Funkcja przykładowego układu Metody poszukiwania testów Porównanie tabel prawdy Testowanie układów kombinacyjnych Przykładowy układ Wykrywanie błędów: 1. Sklejenie z 0 2. Sklejenie z 1 Testem danego uszkodzenia nazywa się takie wzbudzenie funkcji (wektor wejściowy), które daje błędną

Bardziej szczegółowo

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0 Synteza liczników synchronicznych Załóżmy, że chcemy zaprojektować licznik synchroniczny o następującej sekwencji: 0 1 2 3 6 5 4 [0 sekwencja jest powtarzana] Ponieważ licznik ma 7 stanów, więc do ich

Bardziej szczegółowo

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia.

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia. Kilka informacji o przerzutnikach Jaki układ elektroniczny nazywa się przerzutnikiem? Przerzutnikiem bistabilnym jest nazywany układ elektroniczny, charakteryzujący się istnieniem dwóch stanów wyróżnionych

Bardziej szczegółowo

WSTĘP. Budowa bramki NAND TTL, ch-ka przełączania, schemat wewnętrzny, działanie 2

WSTĘP. Budowa bramki NAND TTL, ch-ka przełączania, schemat wewnętrzny, działanie 2 WSTĘP O liczbie elementów użytych do budowy jakiegoś urządzenia elektronicznego, a więc i o możliwości obniżenia jego ceny, decyduje dzisiaj liczba zastosowanych w nim układów scalonych. Najstarszą rodziną

Bardziej szczegółowo

Synteza strukturalna automatów Moore'a i Mealy

Synteza strukturalna automatów Moore'a i Mealy Synteza strukturalna automatów Moore'a i Mealy Formalna definicja automatu: A = < Z, Q, Y, Φ, Ψ, q 0 > Z alfabet wejściowy Q zbiór stanów wewnętrznych Y alfabet wyjściowy Φ funkcja przejść q(t+1) = Φ (q(t),

Bardziej szczegółowo

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie LABORATORIUM Teoria Automatów. Grupa ćwiczeniowa: Poniedziałek 8.

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie LABORATORIUM Teoria Automatów. Grupa ćwiczeniowa: Poniedziałek 8. Akademia Górniczo-Hutnicza im. isława Staszica w Krakowie LABORATORIUM Teoria Automatów Temat ćwiczenia Przerzutniki L.p. Imię i nazwisko Grupa ćwiczeniowa: Poniedziałek 8.000 Ocena Podpis 1. 2. 3. 4.

Bardziej szczegółowo

Rys. 2. Symbole dodatkowych bramek logicznych i ich tablice stanów.

Rys. 2. Symbole dodatkowych bramek logicznych i ich tablice stanów. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z funktorami realizującymi podstawowe funkcje logiczne poprzez zaprojektowanie, wykonanie i przetestowanie kombinacyjnego układu logicznego realizującego

Bardziej szczegółowo

Wstęp do Techniki Cyfrowej... Teoria automatów

Wstęp do Techniki Cyfrowej... Teoria automatów Wstęp do Techniki Cyfrowej... Teoria automatów Alfabety i litery Układ logiczny opisywany jest przez wektory, których wartości reprezentowane są przez ciągi kombinacji zerojedynkowych. Zwiększenie stopnia

Bardziej szczegółowo

Zwykle układ scalony jest zamknięty w hermetycznej obudowie metalowej, ceramicznej lub wykonanej z tworzywa sztucznego.

Zwykle układ scalony jest zamknięty w hermetycznej obudowie metalowej, ceramicznej lub wykonanej z tworzywa sztucznego. Techniki wykonania cyfrowych układów scalonych Cyfrowe układy scalone dzielimy ze względu na liczbę bramek elementarnych tworzących dany układ na: małej skali integracji SSI do 10 bramek, średniej skali

Bardziej szczegółowo

Minimalizacja form boolowskich

Minimalizacja form boolowskich Sławomir Kulesza Technika cyfrowa Minimalizacja form boolowskich Wykład dla studentów III roku Informatyki Wersja 1.0, 05/10/2010 Minimalizacja form boolowskich Minimalizacja proces przekształcania form

Bardziej szczegółowo

Statyczne badanie przerzutników - ćwiczenie 3

Statyczne badanie przerzutników - ćwiczenie 3 Statyczne badanie przerzutników - ćwiczenie 3. Cel ćwiczenia Zapoznanie się z podstawowymi strukturami przerzutników w wersji TTL realizowanymi przy wykorzystaniu bramek logicznych NAND oraz NO. 2. Wykaz

Bardziej szczegółowo

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki Wykład 13 - Układy bramkowe Instytut Automatyki i Robotyki Warszawa, 2015 Układy z elementów logicznych Bramki logiczne Elementami logicznymi (bramkami logicznymi) są urządzenia o dwustanowym sygnale wyjściowym

Bardziej szczegółowo

Lekcja na Pracowni Podstaw Techniki Komputerowej z wykorzystaniem komputera

Lekcja na Pracowni Podstaw Techniki Komputerowej z wykorzystaniem komputera Lekcja na Pracowni Podstaw Techniki Komputerowej z wykorzystaniem komputera Temat lekcji: Minimalizacja funkcji logicznych Etapy lekcji: 1. Podanie tematu i określenie celu lekcji SOSOBY MINIMALIZACJI

Bardziej szczegółowo

Synteza układów kombinacyjnych

Synteza układów kombinacyjnych Sławomir Kulesza Technika cyfrowa Synteza układów kombinacyjnych Wykład dla studentów III roku Informatyki Wersja 4.0, 23/10/2014 Bramki logiczne Bramki logiczne to podstawowe elementy logiczne realizujące

Bardziej szczegółowo

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia Zapoznanie się z techniką połączenia za pośrednictwem interfejsu. Zbudowanie

Bardziej szczegółowo

Laboratorium podstaw elektroniki

Laboratorium podstaw elektroniki 150875 Grzegorz Graczyk numer indeksu imie i nazwisko 150889 Anna Janicka numer indeksu imie i nazwisko Grupa: 2 Grupa: 5 kierunek Informatyka semestr 2 rok akademicki 2008/09 Laboratorium podstaw elektroniki

Bardziej szczegółowo

INSTYTUT INFORMATYKI POLITECHNIKI BIAŁOSTOCKIEJ

INSTYTUT INFORMATYKI POLITECHNIKI BIAŁOSTOCKIEJ INSTYTUT INFORMATYKI POLITECHNIKI BIAŁOSTOCKIEJ Do uŝytku wewnętrznego INFORMATOR LABORATORYJNY TECHNIKA CYFROWA Opracował: dr hab. inŝ. Tadeusz Maciak UWAGA: ćwiczenie 6 jest obecnie przepracowywane.

Bardziej szczegółowo

x x

x x DODTEK II - Inne sposoby realizacji funkcji logicznych W kolejnych podpunktach zaprezentowano sposoby realizacji przykładowej funkcji (tej samej co w instrukcji do ćwiczenia "Synteza układów kombinacyjnych")

Bardziej szczegółowo

dwójkę liczącą Licznikiem Podział liczników:

dwójkę liczącą Licznikiem Podział liczników: 1. Dwójka licząca Przerzutnik typu D łatwo jest przekształcić w przerzutnik typu T i zrealizować dzielnik modulo 2 - tzw. dwójkę liczącą. W tym celu wystarczy połączyć wyjście zanegowane Q z wejściem D.

Bardziej szczegółowo

Ćwiczenie 23. Temat: Własności podstawowych bramek logicznych. Cel ćwiczenia

Ćwiczenie 23. Temat: Własności podstawowych bramek logicznych. Cel ćwiczenia Temat: Własności podstawowych bramek logicznych. Cel ćwiczenia Ćwiczenie 23 Poznanie symboli własności. Zmierzenie parametrów podstawowych bramek logicznych TTL i CMOS. Czytanie schematów elektronicznych,

Bardziej szczegółowo

W jakim celu to robimy? Tablica Karnaugh. Minimalizacja

W jakim celu to robimy? Tablica Karnaugh. Minimalizacja W jakim celu to robimy? W projektowaniu układów cyfrowych istotne jest aby budować je jak najmniejszym kosztem. To znaczy wykorzystanie dwóch bramek jest tańsze niż konieczność wykorzystania trzech dla

Bardziej szczegółowo

Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia

Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia Poznanie własności i zasad działania różnych bramek logicznych. Zmierzenie napięcia wejściowego i wyjściowego bramek

Bardziej szczegółowo

Rys Schemat montażowy (moduł KL blok e) Tablica C B A F

Rys Schemat montażowy (moduł KL blok e) Tablica C B A F Ćwiczenie 30 Temat: Układy multiplekserów i demultiplekserów. Cel ćwiczenia Poznanie zasad działania multiplekserów. Budowanie multiplekserów z podstawowych bramek logicznych i układu scalonego TTL. Czytanie

Bardziej szczegółowo

Wstęp. Przygotowanie teoretyczne

Wstęp. Przygotowanie teoretyczne Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie LORATORIUM Teoria Automatów Temat ćwiczenia: Hazardy L.p. Imię i nazwisko Grupa ćwiczeniowa: Poniedziałek 8.00 Ocena Podpis 1. 2. 3. 4. Krzysztof

Bardziej szczegółowo

1. Synteza automatów Moore a i Mealy realizujących zadane przekształcenie 2. Transformacja automatu Moore a w automat Mealy i odwrotnie

1. Synteza automatów Moore a i Mealy realizujących zadane przekształcenie 2. Transformacja automatu Moore a w automat Mealy i odwrotnie Opracował: dr hab. inż. Jan Magott KATEDRA INFORMATYKI TECHNICZNEJ Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych ćwiczenie 207 Temat: Automaty Moore'a i Mealy 1. Cel ćwiczenia Celem ćwiczenia jest

Bardziej szczegółowo

Elementy logiki. Algebra Boole a. Analiza i synteza układów logicznych

Elementy logiki. Algebra Boole a. Analiza i synteza układów logicznych Elementy logiki: Algebra Boole a i układy logiczne 1 Elementy logiki dla informatyków Wykład III Elementy logiki. Algebra Boole a. Analiza i synteza układów logicznych Elementy logiki: Algebra Boole a

Bardziej szczegółowo

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch) DSCH2 to program do edycji i symulacji układów logicznych. DSCH2 jest wykorzystywany do sprawdzenia architektury układu logicznego przed rozpoczęciem projektowania fizycznego. DSCH2 zapewnia ergonomiczne

Bardziej szczegółowo

Algebra Boole a i jej zastosowania

Algebra Boole a i jej zastosowania lgebra oole a i jej zastosowania Wprowadzenie Niech dany będzie zbiór dwuelementowy, którego elementy oznaczymy symbolami 0 oraz 1, tj. {0, 1}. W zbiorze tym określamy działania sumy :, iloczynu : _ oraz

Bardziej szczegółowo

Metoda Karnaugh. B A BC A

Metoda Karnaugh. B A BC A Metoda Karnaugh. Powszechnie uważa się, iż układ o mniejszej liczbie elementów jest tańszy i bardziej niezawodny, a spośród dwóch układów o takiej samej liczbie elementów logicznych lepszy jest ten, który

Bardziej szczegółowo

Podstawowe układy cyfrowe

Podstawowe układy cyfrowe ELEKTRONIKA CYFROWA SPRAWOZDANIE NR 4 Podstawowe układy cyfrowe Grupa 6 Prowadzący: Roman Płaneta Aleksandra Gierut CEL ĆWICZENIA Celem ćwiczenia jest zapoznanie się z podstawowymi bramkami logicznymi,

Bardziej szczegółowo

Tranzystor JFET i MOSFET zas. działania

Tranzystor JFET i MOSFET zas. działania Tranzystor JFET i MOSFET zas. działania brak kanału v GS =v t (cutoff ) kanał otwarty brak kanału kanał otwarty kanał zamknięty w.2, p. kanał zamknięty Co było na ostatnim wykładzie? Układy cyfrowe Najczęściej

Bardziej szczegółowo

AKADEMIA MORSKA KATEDRA NAWIGACJI TECHNICZEJ

AKADEMIA MORSKA KATEDRA NAWIGACJI TECHNICZEJ KDEMI MORSK KTEDR NWIGCJI TECHNICZEJ ELEMETY ELEKTRONIKI LORTORIUM Kierunek NWIGCJ Specjalność Transport morski Semestr II Ćw. 4 Podstawy techniki cyfrowej Wersja opracowania Marzec 5 Opracowanie: mgr

Bardziej szczegółowo

Ćwiczenie 28. Przy odejmowaniu z uzupełnieniem do 2 jest wytwarzane przeniesienie w postaci liczby 1 Połówkowy układ

Ćwiczenie 28. Przy odejmowaniu z uzupełnieniem do 2 jest wytwarzane przeniesienie w postaci liczby 1 Połówkowy układ Temat: Układy odejmujące połówkowe i pełne. Cel ćwiczenia Ćwiczenie 28 Poznanie teorii uzupełniania. Budowanie układów odejmujących połówkowych pełnych. Czytanie schematów elektronicznych, przestrzeganie

Bardziej szczegółowo

Badanie działania bramki NAND wykonanej w technologii TTL oraz układów zbudowanych w oparciu o tę bramkę.

Badanie działania bramki NAND wykonanej w technologii TTL oraz układów zbudowanych w oparciu o tę bramkę. WFiIS LABORATORIUM Z ELEKTRONIKI Imię i nazwisko: 1. 2. TEMAT: ROK GRUPA ZESPÓŁ NR ĆWICZENIA Data wykonania: Data oddania: Zwrot do poprawy: Data oddania: Data zliczenia: OCENA CEL ĆWICZENIA Badanie działania

Bardziej szczegółowo

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4

Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4 Ćwiczenie 4 Cel ćwiczenia Celem ćwiczenia jest poznanie charakterystyk statycznych układów scalonych CMOS oraz ich własności dynamicznych podczas procesu przełączania. Wiadomości podstawowe. Budowa i działanie

Bardziej szczegółowo

Podstawy techniki cyfrowej. Układy asynchroniczne Opracował: R.Walkowiak Styczeń 2014

Podstawy techniki cyfrowej. Układy asynchroniczne Opracował: R.Walkowiak Styczeń 2014 Podstawy techniki cyfrowej Układy asynchroniczne Opracował: R.Walkowiak Styczeń 2014 Charakterystyka układów asynchronicznych Brak wejścia: zegarowego, synchronizującego. Natychmiastowa (niesynchronizowana)

Bardziej szczegółowo

Wykład nr 1 Techniki Mikroprocesorowe. dr inż. Artur Cichowski

Wykład nr 1 Techniki Mikroprocesorowe. dr inż. Artur Cichowski Wykład nr 1 Techniki Mikroprocesorowe dr inż. Artur Cichowski ix jy i j {0,1} {0,1} Dla układów kombinacyjnych stan dowolnego wyjścia y i w danej chwili czasu zależy wyłącznie od aktualnej kombinacji stanów

Bardziej szczegółowo

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI..

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI.. Temat: Układ z bramkami NAND i bramki AOI.. Ćwiczenie 26 Cel ćwiczenia Zapoznanie się ze sposobami konstruowania z bramek NAND różnych bramek logicznych. Konstruowanie bramek NOT, AND i OR z bramek NAND.

Bardziej szczegółowo

Algorytmy sztucznej inteligencji

Algorytmy sztucznej inteligencji www.math.uni.lodz.pl/ radmat Przeszukiwanie z ograniczeniami Zagadnienie przeszukiwania z ograniczeniami stanowi grupę problemów przeszukiwania w przestrzeni stanów, które składa się ze: 1 skończonego

Bardziej szczegółowo

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D AGH Katedra Elektroniki Podstawy Elektroniki dla Elektrotechniki Liczniki synchroniczne na przerzutnikach typu D Ćwiczenie 7 Instrukcja do ćwiczeń symulacyjnych 2016 r. 1 1. Wstęp Celem ćwiczenia jest

Bardziej szczegółowo

LICZNIKI PODZIAŁ I PARAMETRY

LICZNIKI PODZIAŁ I PARAMETRY LICZNIKI PODZIAŁ I PARAMETRY Licznik jest układem służącym do zliczania impulsów zerojedynkowych oraz zapamiętywania ich liczby. Zależnie od liczby n przerzutników wchodzących w skład licznika pojemność

Bardziej szczegółowo

Laboratorium podstaw elektroniki

Laboratorium podstaw elektroniki 150875 Grzegorz Graczyk numer indeksu imie i nazwisko 150889 Anna Janicka numer indeksu imie i nazwisko Grupa: 2 Grupa: 5 kierunek Informatyka semestr 2 rok akademicki 2008/09 Laboratorium podstaw elektroniki

Bardziej szczegółowo

Errata do książki Multisim. Technika cyfrowa w przykładach.

Errata do książki Multisim. Technika cyfrowa w przykładach. . 3. 24 r. rrata do książki Multisim. Technika cyfrowa w przykładach.. str.5, źle jest zapisana postać funkcji wyjściowej równoważność (xclusive NOR, XNOR, NOR, XNOR), y 7 = a b + a b = a Ä b = a Å b 2.

Bardziej szczegółowo

Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne

Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne Ćwiczenie nr 4: Przerzutniki 1. Cel ćwiczenia Celem ćwiczenia jest

Bardziej szczegółowo

INFORMATOR LABORATORYJNY. TECHNIKA CYFROWA (studia niestacjonarne)

INFORMATOR LABORATORYJNY. TECHNIKA CYFROWA (studia niestacjonarne) INFORMATOR LABORATORYJNY TECHNIKA CYFROWA (studia niestacjonarne) A REGULAMIN LABORATORIUM 1. Laboratorium składa się z 3 ćwiczeń (8 terminów zajęć). Udział na każdych zajęciach jest obowiązkowy. Termin

Bardziej szczegółowo

b) bc a Rys. 1. Tablice Karnaugha dla funkcji o: a) n=2, b) n=3 i c) n=4 zmiennych.

b) bc a Rys. 1. Tablice Karnaugha dla funkcji o: a) n=2, b) n=3 i c) n=4 zmiennych. DODATEK: FUNKCJE LOGICZNE CD. 1 FUNKCJE LOGICZNE 1. Tablice Karnaugha Do reprezentacji funkcji boolowskiej n-zmiennych można wykorzystać tablicę prawdy o 2 n wierszach lub np. tablice Karnaugha. Tablica

Bardziej szczegółowo

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH Praca laboratoryjna 2 TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH Cel pracy poznanie zasad funkcjonowania przerzutników różnych typów w oparciu o różne rozwiązania układowe. Poznanie sposobów

Bardziej szczegółowo

Synteza strukturalna automatu Moore'a i Mealy

Synteza strukturalna automatu Moore'a i Mealy Synteza strukturalna automatu Moore'a i Mealy (wersja robocza - w razie zauważenia błędów proszę o uwagi na mail'a) Załóżmy, że mamy następujący graf automatu z 2 y 0 q 0 z 1 z 1 z 0 z 0 y 1 z 2 q 2 z

Bardziej szczegółowo

Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU).

Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU). Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU). Cel ćwiczenia Poznanie własności analogowych multiplekserów demultiplekserów. Zmierzenie

Bardziej szczegółowo

Komputerowa symulacja bramek w technice TTL i CMOS

Komputerowa symulacja bramek w technice TTL i CMOS ZESPÓŁ LABORATORIÓW TELEMATYKI TRANSPORTU ZAKŁAD TELEKOMUNIKACJI W TRANSPORCIE WYDZIAŁ TRANSPORTU POLITECHNIKI WARSZAWSKIEJ LABORATORIUM ELEKTRONIKI INSTRUKCJA DO ĆWICZENIA NR 27 Komputerowa symulacja

Bardziej szczegółowo

Logiczne układy bistabilne przerzutniki.

Logiczne układy bistabilne przerzutniki. Przerzutniki spełniają rolę elementów pamięciowych: -przy pewnej kombinacji stanów na pewnych wejściach, niezależnie od stanów innych wejść, stany wyjściowe oraz nie ulegają zmianie; -przy innej określonej

Bardziej szczegółowo

Koszt literału (literal cost) jest określony liczbą wystąpień literału w wyrażeniu boolowskim realizowanym przez układ.

Koszt literału (literal cost) jest określony liczbą wystąpień literału w wyrażeniu boolowskim realizowanym przez układ. Elementy cyfrowe i układy logiczne Wykład Legenda Kryterium kosztu realizacji Minimalizacja i optymalizacja Optymalizacja układów dwupoziomowych Tablica (mapa) Karnaugh a Metoda Quine a-mccluskey a Złożoność

Bardziej szczegółowo

KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 204

KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 204 Opracował: prof. dr hab. inż. Jan Kazimierczak KATEDA INFOMATYKI TECHNICZNEJ Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych ćwiczenie 204 Temat: Hardware'owa implementacja automatu skończonego pełniącego

Bardziej szczegółowo

Ćwiczenie ZINTEGROWANE SYSTEMY CYFROWE. Pakiet edukacyjny DefSim Personal. Analiza prądowa IDDQ

Ćwiczenie ZINTEGROWANE SYSTEMY CYFROWE. Pakiet edukacyjny DefSim Personal. Analiza prądowa IDDQ Ćwiczenie 2 ZINTEGROWANE SYSTEMY CYFROWE Pakiet edukacyjny DefSim Personal Analiza prądowa IDDQ K A T E D R A M I K R O E L E K T R O N I K I I T E C H N I K I N F O R M A T Y C Z N Y C H Politechnika

Bardziej szczegółowo

Ćw. 8 Bramki logiczne

Ćw. 8 Bramki logiczne Ćw. 8 Bramki logiczne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi bramkami logicznymi, poznanie ich rodzajów oraz najwaŝniejszych parametrów opisujących ich własności elektryczne.

Bardziej szczegółowo

W ujęciu abstrakcyjnym automat parametryczny <A> można wyrazić następującą "ósemką":

W ujęciu abstrakcyjnym automat parametryczny <A> można wyrazić następującą ósemką: KATEDRA INFORMATYKI TECHNICZNEJ Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych ćwiczenie 206 Temat: Automat parametryczny. Wiadomości podstawowe Automat parametryczny jest automatem skończonym

Bardziej szczegółowo

Układy cyfrowe w technologii CMOS

Układy cyfrowe w technologii CMOS Projektowanie układów VLSI Układy cyfrowe w technologii MOS ramki bramki podstawowe bramki złożone rysowanie topografii bramka transmisyjna Przerzutniki z bramkami transmisyjnymi z bramkami zwykłymi dr

Bardziej szczegółowo

Ćwiczenie 29 Temat: Układy koderów i dekoderów. Cel ćwiczenia

Ćwiczenie 29 Temat: Układy koderów i dekoderów. Cel ćwiczenia Ćwiczenie 29 Temat: Układy koderów i dekoderów. Cel ćwiczenia Poznanie zasad działania układów koderów. Budowanie koderów z podstawowych bramek logicznych i układu scalonego Czytanie schematów elektronicznych,

Bardziej szczegółowo

Część 2. Funkcje logiczne układy kombinacyjne

Część 2. Funkcje logiczne układy kombinacyjne Część 2 Funkcje logiczne układy kombinacyjne Zapis funkcji logicznych układ funkcjonalnie pełny Arytmetyka Bool a najważniejsze aksjomaty i tożsamości Minimalizacja funkcji logicznych Układy kombinacyjne

Bardziej szczegółowo

Podstawy Automatyki. Człowiek- najlepsza inwestycja. Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego

Podstawy Automatyki. Człowiek- najlepsza inwestycja. Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego Podstawy Automatyki Człowiek- najlepsza inwestycja Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego Politechnika Warszawska Instytut Automatyki i Robotyki Dr inż.

Bardziej szczegółowo

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2 tatyczne i dynamiczne badanie przerzutników - ćwiczenie 2. Cel ćwiczenia Zapoznanie się z podstawowymi strukturami przerzutników w wersji TTL realizowanymi przy wykorzystaniu bramek logicznych NAND oraz

Bardziej szczegółowo

KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 212

KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 212 KATEDRA INFORMATYKI TECHNICZNEJ Ćwiczenia laboratoryjne z Logiki ów Cyfrowych ćwiczenie Temat: Automat asynchroniczny. Cel ćwiczenia Celem ćwiczenia jest nabycie praktycznej umiejętności projektowania

Bardziej szczegółowo

Bramki TTL i CMOS 7400, 74S00, 74HC00, 74HCT00, 7403, 74132

Bramki TTL i CMOS 7400, 74S00, 74HC00, 74HCT00, 7403, 74132 Skład zespołu: 1. 2. 3. 4. KTEDR ELEKTRONIKI G Wydział EIiE LBORTORIUM TECNIKI CYFROWEJ Data wykonania: Suma punktów: Grupa Ocena 1 Bramki TTL i CMOS 7400, 74S00, 74C00, 74CT00, 7403, 74132 I. Konspekt

Bardziej szczegółowo

Ćwiczenie nr 1 Temat: Ćwiczenie wprowadzające w problematykę laboratorium.

Ćwiczenie nr 1 Temat: Ćwiczenie wprowadzające w problematykę laboratorium. Ćwiczenie nr 1 Temat: Ćwiczenie wprowadzające w problematykę laboratorium. Zagadnienia do samodzielnego opracowania: rola sygnału taktującego (zegara) w układach synchronicznych; co robi sygnał CLEAR (w

Bardziej szczegółowo

Komputerowa symulacja bramek w technice TTL i CMOS

Komputerowa symulacja bramek w technice TTL i CMOS ZESPÓŁ LABORATORIÓW TELEMATYKI TRANSPORTU ZAKŁAD TELEKOMUNIKACJI W TRANSPORCIE WYDZIAŁ TRANSPORTU POLITECHNIKI WARSZAWSKIEJ LABORATORIUM ELEKTRONIKI INSTRUKCJA DO ĆWICZENIA NR 27 Komputerowa symulacja

Bardziej szczegółowo

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania). Ćw. 10 Układy sekwencyjne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną układy rejestrów

Bardziej szczegółowo

Automatyzacja i robotyzacja procesów produkcyjnych

Automatyzacja i robotyzacja procesów produkcyjnych Automatyzacja i robotyzacja procesów produkcyjnych Instrukcja laboratoryjna Technika cyfrowa Opracował: mgr inż. Krzysztof Bodzek Cel ćwiczenia. Celem ćwiczenia jest zapoznanie studenta z zapisem liczb

Bardziej szczegółowo

Bramki logiczne Podstawowe składniki wszystkich układów logicznych

Bramki logiczne Podstawowe składniki wszystkich układów logicznych Układy logiczne Bramki logiczne A B A B AND NAND A B A B OR NOR A NOT A B A B XOR NXOR A NOT A B AND NAND A B OR NOR A B XOR NXOR Podstawowe składniki wszystkich układów logicznych 2 Podstawowe tożsamości

Bardziej szczegółowo

ĆWICZENIE 15 BADANIE WZMACNIACZY MOCY MAŁEJ CZĘSTOTLIWOŚCI

ĆWICZENIE 15 BADANIE WZMACNIACZY MOCY MAŁEJ CZĘSTOTLIWOŚCI 1 ĆWICZENIE 15 BADANIE WZMACNIACZY MOCY MAŁEJ CZĘSTOTLIWOŚCI 15.1. CEL ĆWICZENIA Celem ćwiczenia jest poznanie podstawowych właściwości wzmacniaczy mocy małej częstotliwości oraz przyswojenie umiejętności

Bardziej szczegółowo

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki Wykład 13 - Układy bramkowe Instytut Automatyki i Robotyki Warszawa, 2015 Układy z elementów logicznych Bramki logiczne Elementami logicznymi (bramkami logicznymi) są urządzenia o dwustanowym sygnale wyjściowym

Bardziej szczegółowo

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych .Wprowadzenie do projektowania układów sekwencyjnych synchronicznych.. Przerzutniki synchroniczne Istota działania przerzutników synchronicznych polega na tym, że zmiana stanu wewnętrznego powinna nastąpić

Bardziej szczegółowo

LABORATORIUM TECHNIKA CYFROWA BRAMKI. Rev.1.0

LABORATORIUM TECHNIKA CYFROWA BRAMKI. Rev.1.0 LABORATORIUM TECHNIKA CYFROWA BRAMKI Rev..0 LABORATORIUM TECHNIKI CYFROWEJ: Bramki. CEL ĆWICZENIA - praktyczna weryfikacja wiedzy teoretycznej z zakresu działania bramek, - pomiary parametrów bramek..

Bardziej szczegółowo

Ćwiczenie 1 Program Electronics Workbench

Ćwiczenie 1 Program Electronics Workbench Systemy teleinformatyczne Ćwiczenie Program Electronics Workbench Symulacja układów logicznych Program Electronics Workbench służy do symulacji działania prostych i bardziej złożonych układów elektrycznych

Bardziej szczegółowo

dr inż. Małgorzata Langer Architektura komputerów

dr inż. Małgorzata Langer Architektura komputerów Instrukcja współfinansowana przez Unię Europejską w ramach Europejskiego Funduszu Społecznego w projekcie Innowacyjna dydaktyka bez ograniczeń zintegrowany rozwój Politechniki Łódzkiej zarządzanie Uczelnią,

Bardziej szczegółowo

UKŁADY KOMBINACYJNE (BRAMKI: AND, OR, NAND, NOR, NOT)

UKŁADY KOMBINACYJNE (BRAMKI: AND, OR, NAND, NOR, NOT) LORTORIUM PODSTWY ELEKTRONIKI UKŁDY KOMINCYJNE (RMKI: ND, OR, NND, NOR, NOT) Cel ćwiczenia Zapoznanie się z budową i zasadą działania podstawowych funktorów (bramek) układów kombinacyjnych, jak równieŝ

Bardziej szczegółowo

ćwiczenie 202 Temat: Układy kombinacyjne 1. Cel ćwiczenia

ćwiczenie 202 Temat: Układy kombinacyjne 1. Cel ćwiczenia Opracował: dr inż. Jarosław Mierzwa KTER INFORMTKI TEHNIZNEJ Ćwiczenia laboratoryjne z Logiki Układów yfrowych ćwiczenie 202 Temat: Układy kombinacyjne 1. el ćwiczenia Ćwiczenie ma na celu praktyczne zapoznanie

Bardziej szczegółowo

3. Funktory CMOS cz.1

3. Funktory CMOS cz.1 3. Funktory CMOS cz.1 Druga charakterystyczna rodzina układów cyfrowych to układy CMOS. W jej ramach występuje zbliżony asortyment funktorów i przerzutników jak dla układów TTL (wejście standardowe i wejście

Bardziej szczegółowo

Arytmetyka liczb binarnych

Arytmetyka liczb binarnych Wartość dwójkowej liczby stałoprzecinkowej Wartość dziesiętna stałoprzecinkowej liczby binarnej Arytmetyka liczb binarnych b n-1...b 1 b 0,b -1 b -2...b -m = b n-1 2 n-1 +... + b 1 2 1 + b 0 2 0 + b -1

Bardziej szczegółowo

Diagnostyka i naprawa obwodów wyposażenia elektrycznego samochodu.

Diagnostyka i naprawa obwodów wyposażenia elektrycznego samochodu. Diagnostyka i naprawa obwodów wyposażenia elektrycznego samochodu. Opanowanie umiejętności wyszukiwania przerw i zwarć w obwodach elektrycznych, stanowi podstawowy krok w przygotowaniu do diagnostyki i

Bardziej szczegółowo

INSTRUKCJA DO ĆWICZENIA BADANIE STANDARDOWEJ BRAMKI NAND TTL (UCY 7400)

INSTRUKCJA DO ĆWICZENIA BADANIE STANDARDOWEJ BRAMKI NAND TTL (UCY 7400) INSTRUKCJA DO ĆWICZENIA BADANIE STANDARDOWEJ BRAMKI NAND TTL (UCY 74).Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z charakterystykami statycznymi i parametrami statycznymi bramki standardowej NAND

Bardziej szczegółowo

SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 1. Układy kombinacyjne i sekwencyjne - przypomnienie

SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 1. Układy kombinacyjne i sekwencyjne - przypomnienie SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 1 Układy kombinacyjne i sekwencyjne - przypomnienie SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 2 Stan

Bardziej szczegółowo

Zapoznanie się z podstawowymi strukturami funktorów logicznych realizowanymi w technice RTL (Resistor Transistor Logic) oraz zasadą ich działania.

Zapoznanie się z podstawowymi strukturami funktorów logicznych realizowanymi w technice RTL (Resistor Transistor Logic) oraz zasadą ich działania. adanie funktorów logicznych RTL - Ćwiczenie. Cel ćwiczenia Zapoznanie się z podstawowymi strukturami funktorów logicznych realizowanymi w technice RTL (Resistor Transistor Logic) oraz zasadą ich działania..

Bardziej szczegółowo

Podstawy elektroniki cz. 2 Wykład 2

Podstawy elektroniki cz. 2 Wykład 2 Podstawy elektroniki cz. 2 Wykład 2 Elementarne prawa Trzy elementarne prawa 2 Prawo Ohma Stosunek natężenia prądu płynącego przez przewodnik do napięcia pomiędzy jego końcami jest stały R U I 3 Prawo

Bardziej szczegółowo

Algorytm Dijkstry znajdowania najkrótszej ścieżki w grafie

Algorytm Dijkstry znajdowania najkrótszej ścieżki w grafie Algorytm Dijkstry znajdowania najkrótszej ścieżki w grafie Używane struktury danych: V - zbiór wierzchołków grafu, V = {1,2,3...,n} E - zbiór krawędzi grafu, E = {(i,j),...}, gdzie i, j Î V i istnieje

Bardziej szczegółowo

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY WFiIS LABORATORIUM Z ELEKTRONIKI Imię i nazwisko: 1. 2. TEMAT: ROK GRUPA ZESPÓŁ NR ĆWICZENIA Data wykonania: Data oddania: Zwrot do poprawy: Data oddania: Data zliczenia: OCENA CEL ĆWICZENIA Ćwiczenie

Bardziej szczegółowo

GENERATOR AUDIO. Rys. 1 Schemat ideowy generatora

GENERATOR AUDIO. Rys. 1 Schemat ideowy generatora GENERATOR AUDIO Rys. 1 Schemat ideowy generatora Diody w każdej z 4 gałęzi służą do odseparowania wyjść układu logicznego od rezystorów drabinki, tym samym uzyskujemy efekt równoważny (z dobrym przybliżeniem)

Bardziej szczegółowo

Wstęp do Techniki Cyfrowej... Teoria automatów i układy sekwencyjne

Wstęp do Techniki Cyfrowej... Teoria automatów i układy sekwencyjne Wstęp do Techniki Cyfrowej... Teoria automatów i układy sekwencyjne Alfabety i litery Układ logiczny opisywany jest przez wektory, których wartości reprezentowane są przez ciągi kombinacji zerojedynkowych.

Bardziej szczegółowo

Państwowa Wyższa Szkoła Zawodowa

Państwowa Wyższa Szkoła Zawodowa Państwowa Wyższa Szkoła Zawodowa w Legnicy Laboratorium Podstaw Elektroniki i Miernictwa Ćwiczenie nr 4 BADANIE BRAMEK LOGICZNYCH A. Cel ćwiczenia. - Poznanie zasad logiki binarnej. Prawa algebry Boole

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 3 (4h) Konwersja i wyświetlania informacji binarnej w VHDL Instrukcja do zajęć laboratoryjnych z przedmiotu Synteza

Bardziej szczegółowo

Podstawy Automatyki. Wykład 12 - synteza i minimalizacja funkcji logicznych. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Podstawy Automatyki. Wykład 12 - synteza i minimalizacja funkcji logicznych. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki Wykład 12 - synteza i minimalizacja funkcji logicznych Instytut Automatyki i Robotyki Warszawa, 2017 Synteza funkcji logicznych Terminy - na bazie funkcji trójargumenowej y = (x 1, x 2, x 3 ) (1) Elementarny

Bardziej szczegółowo

BADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO

BADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO Ćwiczenie 11 BADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO 11.1 Cel ćwiczenia Celem ćwiczenia jest poznanie rodzajów, budowy i właściwości przerzutników astabilnych, monostabilnych oraz

Bardziej szczegółowo

Spis elementów aplikacji i przyrządów pomiarowych:

Spis elementów aplikacji i przyrządów pomiarowych: CEL ĆWICZENIA: Celem ćwiczenia jest zbudowanie generatora przebiegów dowolnych WSTĘP: Generatory możemy podzielić na wiele rodzajów: poróżnić je między sobą ze względu na jakość otrzymanego przebiegu,

Bardziej szczegółowo

Definicja układu kombinacyjnego była stosunkowo prosta -tabela prawdy. Opis układu sekwencyjnego jest zadaniem bardziej złożonym.

Definicja układu kombinacyjnego była stosunkowo prosta -tabela prawdy. Opis układu sekwencyjnego jest zadaniem bardziej złożonym. 3.4. GRF UTOMTU, TBELE PRZEJŚĆ / WYJŚĆ Definicja układu kombinacyjnego była stosunkowo prosta -tabela prawdy. Opis układu sekwencyjnego jest zadaniem bardziej złożonym. Proste przypadki: Opis słowny, np.:

Bardziej szczegółowo

Oszacowanie niezawodności elektronicznych układów bezpieczeństwa funkcjonalnego

Oszacowanie niezawodności elektronicznych układów bezpieczeństwa funkcjonalnego IV Sympozjum Bezpieczeństwa Maszyn, Urządzeń i Instalacji Przemysłowych organizowane przez Klub Paragraf 34 Oszacowanie niezawodności elektronicznych układów bezpieczeństwa funkcjonalnego Wpływ doboru

Bardziej szczegółowo

Funkcje: wejściowe, wyjściowe i logiczne. Konfigurowanie zabezpieczeń.

Funkcje: wejściowe, wyjściowe i logiczne. Konfigurowanie zabezpieczeń. Funkcje_logiczne_wejsciowe_i_wyjsciowe_UTXvL 15.01.10 Funkcje: wejściowe, wyjściowe i logiczne. Konfigurowanie zabezpieczeń. Spis treści 1.ZASADA DZIAŁANIA...2 2. FUNKCJE WEJŚCIOWE...4 2.1.Zasada działania...4

Bardziej szczegółowo

Automatyka. Treść wykładów: Multiplekser. Układ kombinacyjny. Demultiplekser. Koder

Automatyka. Treść wykładów: Multiplekser. Układ kombinacyjny. Demultiplekser. Koder Treść wykładów: utomatyka dr inż. Szymon Surma szymon.surma@polsl.pl http://zawt.polsl.pl/studia pok., tel. +48 6 46. Podstawy automatyki. Układy kombinacyjne,. Charakterystyka,. Multiplekser, demultiplekser,.

Bardziej szczegółowo

OPROGRAMOWANIE DEFSIM2

OPROGRAMOWANIE DEFSIM2 Politechnika Warszawska Wydział Elektroniki i Technik Informacyjnych OPROGRAMOWANIE DEFSIM2 Instrukcja użytkownika mgr inż. Piotr Trochimiuk, mgr inż. Krzysztof Siwiec, prof. nzw. dr hab. inż. Witold Pleskacz

Bardziej szczegółowo

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp:

Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp: Temat: Projektowanie i badanie liczników synchronicznych i asynchronicznych. Wstęp: Licznik elektroniczny - układ cyfrowy, którego zadaniem jest zliczanie wystąpień sygnału zegarowego. Licznik złożony

Bardziej szczegółowo

Temat: Zastosowanie wyrażeń regularnych do syntezy i analizy automatów skończonych

Temat: Zastosowanie wyrażeń regularnych do syntezy i analizy automatów skończonych Opracował: dr inż. Zbigniew Buchalski KATEDRA INFORMATYKI TECHNICZNEJ Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych ćwiczenie Temat: Zastosowanie wyrażeń regularnych do syntezy i analizy automatów

Bardziej szczegółowo