W ujęciu abstrakcyjnym automat parametryczny <A> można wyrazić następującą "ósemką":

Wielkość: px
Rozpocząć pokaz od strony:

Download "W ujęciu abstrakcyjnym automat parametryczny <A> można wyrazić następującą "ósemką":"

Transkrypt

1 KATEDRA INFORMATYKI TECHNICZNEJ Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych ćwiczenie 206 Temat: Automat parametryczny. Wiadomości podstawowe Automat parametryczny <A> jest automatem skończonym o wielu wariantach działania [2, 3]. Każdy wariant działania automatu odpowiada jednemu z zadań, do wykonywania których automat został zbudowany. W trakcie wykonywania danego zadania K i automat parametryczny <A> dla obserwatora z zewnątrz zachowuje się tak jak pewien automat skończony <A i > typu Moore'a, swoim działaniem odwzorowuje działanie automatu <A i > z pewnego zbioru A*. Liczba automatów <A i > ϵ A* jest jednoznacznie określona przez liczbę zadań K i ϵ K. Nastrojenie automatu parametrycznego <A> na wykonanie określonego zadania K i odbywa się pod wpływem określonego bodźca zewnętrznego czyli sygnału wzbudzającego p i ϵ P, podawanego na wejście parametryczne automatu <A>. Sygnał wzbudzający p i traktuje się jako wartość p i parametru p określającego działanie automatu <A>... Charakterystyka formalna automatu parametrycznego W ujęciu abstrakcyjnym automat parametryczny <A> można wyrazić następującą "ósemką": gdzie: < Z, S, B, Y, P, Φ, ξ, Ψ > () Z - zbiór sygnałów wejściowych (zewnętrznych) automatu <A> S - zbiór sygnałów wejściowych wewnętrznych B - zbiór stanów wewnętrznych Y - zbiór sygnałów wyjściowych automatu <A> P - zbiór sygnałów wzbudzających interpretowanych jako wartości p i parametru p Φ - funkcja przejść automatu < A > (wewnętrznej części składowej automatu <A>) ξ - funkcja wejść automatu < A > Ψ - funkcja wejść automatu <A> Funkcje gdzie: Φ,ξ, Ψ mają następującą postać: b ( t+ ) = Φ( b( s( t)) (2) s( t) = ξ( z( b( P) (3) y ( t) = Ψ( b( P) (4) b B, s S, z Z, y Y, p P Dokładniejsza interpretacja elementów użytych w zapisie wymienionych wyżej wyrażeń podana została w pracach [2] i [3].

2 Logika Układów Cyfrowych Automat parametryczny 2 Syntezę automatu parametrycznego <A> można scharakteryzować następująco. Załóżmy, że mamy zbudować automat parametryczny <A>, który będzie wykonywał zadania ze zbioru: K = { K, K 2,..., K m } (5) Każde zadanie K i ϵ K możemy wyrazić za pomocą grafu G i traktowanego jako graf przejść takiego automatu <A i > typu Moore'a, który byłby zdolny do wykonania zadania K i [2]. Otrzymamy w ten sposób zbiór grafów oraz odpowiadający mu zbiór automatów skończonych typu Moore'a. Zbiory te wyrazimy następująco: G = { G, G 2,..., G m } (6) A* = { <A >, <A 2 >,..., <A m > } (7) Aby zdefiniować działanie automatu parametrycznego <A>, który swoim działaniem odwzorowałby działanie automatów ze zbioru A*, należy określić graf tego automatu. W tym celu należy nałożyć na siebie wszystkie grafy G i ϵ G, aby uzyskać pewien graf zbiorczy G ' charakteryzujący się tym, że w jego strukturze można wyodrębnić strukturę dowolnego z grafów G i. Operację nakładania na siebie grafów G i wykonuje się na wyrażeniach symbolicznych opisujących te grafy. Struktura grafu G ' charakteryzuje się tym, że można w niej wyodrębnić strukturę dowolnego grafu G i ϵ G, przy czym dowolna krawędź w strukturze grafu G ' może być krawędzią wspólną dla kilku, a nawet dla wszystkich grafów G i ϵ G. Aby zidentyfikować strukturę dowolnego grafu G i ϵ G w strukturze grafu G ', każdy graf ma przyporządkowaną sobie wartość p i ϵ P parametru p..2. Operacje na grafach automatów Operację wykonywaną na grafach G i ϵ G automatów <A i > ϵ A* w celu uzyskania grafu G ' automatu parametrycznego <A> omówimy na następującym przykładzie. Załóżmy, że automat parametryczny <A> przeznaczony jest do wykonywania zadań przynależnych do zbioru K = { K, K 2 }. Przy wykonywaniu zadania K automat <A> spełnia funkcję automatu <A > a przy wykonywaniu zadania K 2 funkcję automatu <A 2 >. Działanie automatu <A > zadane jest grafem G (rys. ), działanie automatu <A 2 > grafem G 2 (rys. 2). z q y 2 z 2 z 2 G z z q 3 z 2 q 2 y 3 y Rys.. Przykładowy graf automatu Moore'a W sformułowanym powyżej przykładzie stawiamy następujące zadanie do rozwiązania. Mając zadane grafy G i G 2 należy określić graf zastępczy G ' automatu parametrycznego <A>.

3 Logika Układów Cyfrowych Automat parametryczny 3 Operacja nakładania na siebie grafów G i G 2 sprowadza się do operacji na wyrażeniach symbolicznych opisujących te grafy [2, 3]. Wyrażenie symboliczne opisujące graf G ma następująca postać: G = ( q 2 ( z2q 3 ( z2q ( z2q2, zq), zq3), zq) ) Natomiast wyrażenie symboliczne opisujące graf G 2 ma następującą postać: G = ( q 4 ( z3q 5 ( z4q 6 ( z3q5, z4q 7 ( z4q4, z3q7) ), z3q7), z4q6) ) (8) (9) q 4 y 5 z 3 z 4 G 2 z 3 z 4 q 7 z 3 q 5 y 3 y 4 z 4 z 4 z 3 q 6 y 4 Rys. 2. Przykładowy graf automatu Moore'a + + Chcąc wykonać operację nałożenia wyrażeń G i G 2 na siebie, musimy je przekształcić tak, aby wyrazy stojące na odpowiadających sobie pozycjach reprezentowane były jednym i + + tym samym symbolem. W tym celu pomijamy w wyrażeniach G i G 2 elementy z j natomiast elementy q r zastępujemy symbolami należącymi do zbioru B = { b, b 2, b 3, b 4 }. Zastąpienie danego elementu q r odpowiednim symbolem b i ϵ B zależy od tego, w jakiej kolejności element q r został wykorzystany w zapisie danego wyrażenia G. Na przykład dla wyrażenia + G otrzymamy: q 2 b, q 3 b 2, q b 3 G = ( b b b b b b b (0) * ( 2 ( (, 3), 2), 3) ) Postępując podobnie dla wyrażenia q 4 b, q 5 b 2, q 6 b 3, q 7 b 4 + G 2 otrzymamy: G = ( b b b b b b b b b () * ( 2 ( 3 ( 2, (, 4) ), 4), 3) ) * * W następnej kolejności ciągi G i G 2 nakładamy na siebie, operację tę oznaczymy * * * * symbolicznie jako G. Przy wykonywaniu operacji G postępujemy następująco: G2 + i G2

4 Logika Układów Cyfrowych Automat parametryczny 4. Porównujemy człony stojące na odpowiadających sobie pozycjach obydwu ciągów, przy uwzględnieniu nawiasów k (...) k. 2. Jeżeli porównywane elementy opisane są jednym i tym samym symbolem, to w wyrażeniu '* wynikowym G wystąpi tylko jeden symbol. Jeżeli wewnątrz porównywanego członu k (...) k wyrażenia G występuje taki element, którego nie ma w wyrażeniu * k (...) k wyrażenia wynikowego odpowiadający mu element wyrażenia Wykonując operację '* G = * * G2 G, to w członie * 2 '* G wystąpi porównywany element wyrażenia * G 2. G otrzymujemy następujące wyrażenie wynikowe: ( b ( b2 ( b3 ( b, b2, b3, b4 ( b, b4) ), b2, b4), b3) ) * G i Wyrażenie to reprezentuje strukturę grafu zastępczego G ', który otrzymalibyśmy nakładając wzajemnie na siebie grafy G i G 2 przedstawione na rys. i 2. '* Elementy b j ϵ B występujące w wyrażeniu G odpowiadają wierzchołkom grafu G '. '* Natomiast krawędzie grafu G ', które nie mają swoich reprezentantów w wyrażeniu G, należy opisać elementami s j ϵ S = { s, s 2,..., s w }. Kodowanie krawędzi grafu G ' przeprowadza się według określonej reguły, którą scharakteryzujemy niżej. Łatwo zauważyć, że z każdego wierzchołka b k ϵ B grafu G ' wychodzi pewna liczba krawędzi. Krawędzie wychodzące z danego wierzchołka b k opisuje się kolejnymi elementami s j zbioru S, niezależnie od opisu tymi samymi elementami krawędzi wychodzących z innych wierzchołków. Z danego wierzchołka nie mogą wychodzić krawędzie opisane tym samym '* ' + elementem s j. Przekształcając w ten sposób wyrażenie G otrzymamy wyrażenie G : ' + G = ( b ( sb2 ( sb3 ( sb, s2b2, s3b3, s4b4 ( sb, s2b4) ), s2b2, s3b4), s2b3) ) Narysowany na podstawie wyrażenia ' + G graf zastępczy G ' przedstawiony został na rys. 3. s b s G' s 2 s 2 s 2 b 4 s 3 b 2 s s s 4 s 2 b 3 s 3 Rys. 3. Graf zastępczy automatu parametrycznego

5 Logika Układów Cyfrowych Automat parametryczny 5.3. Struktura automatu parametrycznego Zgodnie z punktem. działanie automatu parametrycznego sprowadza się do realizacji trzech funkcji: funkcji przejść, funkcji wejść i funkcji wyjść. Każda z tych funkcji wykonywana jest przez inną część składową automatu parametrycznego <A>. Funkcja s( t) = ξ( z( b( P) realizowana jest przez blok wejścia automatu parametrycznego, funkcja b ( t+ ) = Φ( b( s( t)) realizowana jest przez automat bez wyjścia < A >, będący częścią składową automatu <A>, funkcja y ( t) = Ψ( b( P) realizowana jest przez blok wyjścia automatu parametrycznego. Na podstawie wymienionych funkcji można określić schemat blokowy automatu parametrycznego <A> przedstawiony na rys. 4. Na podstawie tego schematu możemy krótko scharakteryzować działanie automatu parametrycznego <A>. y i ϵ Y WY b i ϵ B <A > s j ϵ S Sterowanie WE p i ϵ P z r ϵ Z Rys. 4. Schemat blokowy automatu parametrycznego Automat parametryczny można rozpatrywać jako organ sterujący pewnego systemu <Q>. W każdej dyskretnej chwili czasu t na wejście automatu przychodzi sygnał z j ϵ Z wyrażający sobą informację o stanie systemu <Q>. Rodzaj zadania wykonywanego przez automat <A> w danym okresie czasu T określony jest aktualną wartością p j ϵ P parametru p charakteryzującą to zadanie K j ϵ K. Informacja o aktualnej wartości parametru p podawana jest w postaci odpowiedniego sygnału na blok sterowania automatu <A>. Informacja o aktualnym p j ϵ P jest pamiętana w bloku sterowania dotąd, dopóki nie nastąpi zmiana wartości parametru p. W trakcie swego funkcjonowania automat <A> w każdej chwili znajduje się w odpowiednim stanie, stan ten jest określony stanem automatu bez wyjścia < A >. W celu zapewnienia właściwego działania automatu parametrycznego <A> w danej dyskretnej chwili t na blok wejścia podawane są trzy sygnały: sygnał z j ϵ Z, sygnał p j ϵ P oraz sygnał b k ϵ B. Na podstawie tych trzech wielkości blok wejścia automatu parametrycznego wypracowuje sygnał wejściowy s r ϵ S automatu bez wyjścia < A >. Sygnał s r ϵ S podany na automat < A > powoduje przejście tego automatu w nowy stan - w odniesieniu do grafu zastępczego G ' przejście to jest równoznaczne z przejściem z jednego wierzchołka tego grafu do innego wierzchołka tego samego grafu. Informacja o nowym stanie wewnętrznym automatu bez wyjścia < A > podawana jest, w wyniku działania bloku sterowania na blok wyjścia automatu parametrycznego <A>. Na podstawie informacji o aktualnym stanie

6 Logika Układów Cyfrowych Automat parametryczny 6 automatu < A > i na podstawie informacji o aktualnej wartości p i ϵ P parametru p blok wyjścia wypracowuje decyzję y i ϵ Y. Decyzja ta reprezentowana jest odpowiednim sygnałem na wyjściu automatu <A>. Syntezę strukturalną automatu parametrycznego <A> można przeprowadzić według tych samych reguł, ż których korzysta się przy syntezie strukturalnej automatu Moore'a. W tym celu wprowadza się pewne uproszczenie w strukturze blokowej automatu parametrycznego <A>. Mianowicie pomija się blok sterowania, bloki wejścia i wyjścia rozpatruje się jako zwykłe układy przełączające z dodatkowym wejściem p, natomiast automat bez wyjścia < A > traktuje się jako taki automat Moore'a, którego każdy stan wewnętrzny ma przyporządkowany inny sygnał wyjściowy. Zgodne z ostatnią uwagą, w celu uproszczenia symboliki, takim samym symbolem b r oznacza się zarówno stan wewnętrzny automatu bez wyjścia < A >, jak również odpowiadający mu sygnał wyjściowy. Uwzględniający powyższe uwagi schemat blokowy automatu parametrycznego pokazano na rys. 5. P CLK P < A > P z b WE s b <A > u KO u <A > PA b WY y Rys. 5. Schemat blokowy automatu parametrycznego użytego w ćwiczeniu Na rysunku tym automat < A >, zgodnie z zasadami syntezy, podzielony został na dwie części: < A > PA - część sekwencyjną (pamięciową) automatu < A > oraz < A > KO - część kombinacyjną (układy przełączające) automatu < A >. Przedstawiony na rys. 5 automat parametryczny jest automatem synchronicznym. Sygnał synchronizujący, ustalający dyskretne chwile t i t+, oznaczony jako CLK steruje pracą części sekwencyjnej. 2. Synteza strukturalna automatu parametrycznego Poniżej przedstawiona zostanie synteza strukturalna omówionego wcześniej automatu parametrycznego. Jest ona podobna do syntezy zwykłego automatu, zawiera jednak dodatkowy etap syntezy wewnętrznych sygnałów s i. Ponadto funkcja wyjść uzależniona jest nie tylko od stanów b i ale również od parametru p i. 2.. Kodowanie sygnałów Kodowanie parametru p i i zewnętrznych sygnałów wejściowych z i : P Z p 0 z 0 p 2 z 2

7 Logika Układów Cyfrowych Automat parametryczny 7 Kodowanie sygnałów wejściowych s i automatu zastępczego: S S 0 s 0 0 s 2 0 s 3 0 s 4 Kodowanie stanów wewnętrznych b i automatu zastępczego: Q Q 0 b 0 0 b 2 0 b 3 0 b 4 Kodowanie sygnałów wyjściowych y i : Y 2 Y Y 0 y y y y 4 0 y Synteza funkcji przejść automatu zastępczego ' Na podstawie grafu G z rys. 3 oraz przyjętego kodowania dla stanów b i i sygnałów wejściowych s i automatu zastępczego można utworzyć tabelę przejść dla tego automatu: t t+ t t+ b i s i b i Q Q 0 S S 0 Q Q 0 b s b b s 2 b b s b s b 2 s b b 2 s 2 b b 2 s 3 b b 2 s b 3 s b b 3 s 2 b b 3 s 3 b b 3 s 4 b 4 0

8 Logika Układów Cyfrowych Automat parametryczny 8 b 4 s b b 4 s 2 b 4 0 b 4 s b 4 s Po uwzględnieniu tabeli wzbudzeń przerzutników JK: Q(t) Q(t+) J(t) K(t) Ø 0 Ø 0 Ø Ø 0 otrzymujemy tabelę prawdy dla wejść przerzutników JK: t t+ Q Q 0 S S 0 Q Q 0 J K J 0 K Ø Ø Ø 0 Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø 0 Ø Ø Ø Ø 0 0 Ø 0 Ø 0 Ø Ø Ø 0 Ø 0 Ø Ø Ø Ø Ø - - Ø Ø Ø Ø Minimalizacja funkcji dla wejść przerzutników JK za pomocą siatek Karnaugha (dla przejrzystości puste komórki oznaczają wartość 0): J K S S 0 S S Q Q 0 Q Q 0 00 Ø Ø 00 Ø Ø Ø Ø 0 Ø 0 Ø Ø Ø Ø Ø Ø Ø Ø Ø Ø 0 Ø Ø Ø Ø 0 J + = Q0S0 Q0S0 K = Q0 S+ SS0

9 Logika Układów Cyfrowych Automat parametryczny 9 J 0 K 0 S S 0 S S Q Q 0 Q Q 0 00 Ø Ø 00 Ø Ø Ø Ø 0 Ø Ø Ø Ø 0 Ø Ø Ø Ø Ø Ø Ø 0 0 Ø Ø Ø Ø J + 0= QS0 QS0 K 0= SS0 Przekształcenia funkcji do postaci z dostępnymi bramkami: J = Q0 S0+ Q0S0= Q0 S0 K = Q0S+ SS0= S( Q0+ S0) = S( Q0+ S0) = S+ ( Q0+ S0) J 0= QS0+ QS0= Q S0 K + 0= SS0= SS0= S S Synteza sygnałów wejściowych automatu zastępczego Zadaniem tego etapu syntezy jest określenie zależności sygnałów s i od sygnałów wejściowych z i, stanów b i oraz parametru p i. Potrzebna będzie do tego tabela określająca, jaki stan zastępczy b i odpowiada stanowi q i dla danego automatu A i (czyli przy określonej wartości parametru p i ). Tabelę tę można otrzymać na podstawie powiązania stanów uzyskanego podczas nakładania grafów automatów A i A 2. p p 2 b q 2 q 4 b 2 q 3 q 5 b 3 q q 6 b 4 - q 7 Tabelę powiązań sygnałów s i z zewnętrznymi sygnałami wejściowymi z i można utworzyć na podstawie grafów automatów A i A 2 (rys. i 2) oraz grafu automatu zastępczego (rys. 3). Na przykład dla grafu G automatu A (rys. ) przejściu ze stanu q 2 do q pod wpływem sygnału z odpowiada przejście ze stanu b do b 3. Z grafu zastępczego na rys. 3 wynika, że jest ono reprezentowane przez sygnał s 2 (będzie on wpisany w pierwszym wierszu tabeli). q G z q b 3 b s 2 G' q2 q 2 b b 3

10 Logika Układów Cyfrowych Automat parametryczny 0 p z stan początkowy stan końcowy s b (q 2 ) b 3 (q ) s 2 p p 2 z z 2 z 3 z 4 b 2 (q 3 ) b 2 (q 3 ) s 2 b 3 (q ) b 3 (q ) s b (q 2 ) b 2 (q 3 ) s b 2 (q 3 ) b 2 (q 3 ) s b 2 (q 3 ) b (q 2 ) s b (q 4 ) b 2 (q 5 ) s b 2 (q 5 ) b 4 (q 7 ) s 3 b 3 (q 6 ) b 2 (q 5 ) s 2 b 4 (q 7 ) b 4 (q 7 ) s 2 b (q 4 ) b 3 (q 6 ) s 2 b 2 (q 5 ) b 3 (q 6 ) s b 3 (q 6 ) b 4 (q 7 ) s 4 b 4 (q 7 ) b (q 4 ) s Ponieważ automaty A i A 2 nigdy nie będą pracowały jednocześnie, sygnały z 3 i z 4 można zastąpić sygnałami z i z 2 (dla p = p 2 przyjmujemy, że z 3 = z i z 4 = z 2 ). Po uwzględnieniu kodowania sygnałów można utworzyć poniższą tabelę prawdy dla sygnałów S i S 0 przedstawioną poniżej: P Z Q Q 0 S S Ø Ø Ø Ø

11 Logika Układów Cyfrowych Automat parametryczny Minimalizacja funkcji S i S 0 za pomocą siatek Karnaugha: S S 0 Q Q 0 Q Q PZ PZ 00 Ø 00 Ø 0 Ø 0 Ø 0 0 S + = P Z Q+ P Z QQ0 P Z QQ0 S 0= P Z Q+ P Z Q0+ P Z Q Dalsze przekształcenia funkcji do postaci z dostępnymi bramkami: S = P Z Q+ P( Z QQ0+ Z QQ0) = P Z Q+ P( Z QQ0+ Z QQ0) = P Z Q = + P Z QQ0 Z QQ0 P Z Q P Z QQ0 Z QQ0 S = P Z Q+ P Z Q0+ P Z Q= P Z Q+ P( Z Q0+ Z ) = 0 Q P Z Q = + P( Z Q0+ Z Q) P Z Q P Z Q0 Z Q 2.4. Synteza funkcji wyjść Końcowym etapem jest synteza funkcji wyjść. Na podstawie grafów automatów A i A 2 oraz powiązania stanów b i i q i można uzyskać następującą tabelę: p p 2 b y (q 2 ) y 5 (q 4 ) b 2 y 3 (q 3 ) y 3 (q 5 ) b 3 y 2 (q ) y 4 (q 6 ) b 4 - y 4 (q 7 ) Po uwzględnieniu kodowania dla sygnałów p i, b i oraz y i uzyskujemy poniższą tabelę prawdy dla sygnałów wyjściowych: P Q Q 0 Y 2 Y Y Ø Ø Ø

12 Logika Układów Cyfrowych Automat parametryczny 2 Minimalizacja funkcji wyjść za pomocą siatek Karnaugha: P Y 2 Y Q Q P Q Q Ø 0 Ø Y 2= pqq0 Y = Q0+ pq P Y 0= Q Q Q 0 Y Ø Przekształcenia funkcji do postaci z dostępnymi bramkami: Y = 2= pqq0 pqq0 Y = Y 0= Q = Q0+ pq= Q0+ pq Q0 pq Poniżej przedstawiony jest pełny zestaw końcowych postaci wszystkich funkcji. Mogą być one zrealizowane przy użyciu 2 i 3 wejściowych bramek NAND, dwuwejściowych bramek NOR, dwuwejściowych bramek XOR oraz bramek NOT: J J = K = S+ ( Q0+ S0) Q0 S0 0= Q S0 K 0= S+ S0 S = P Z Q P Z QQ0 Z QQ0 S 0= P Z Q P Z Q0 Z Q Y 2= pqq0 Q0 pq Y = Y 0= Q 3. Przebieg ćwiczenia Ćwiczenie może być wykonane w dwóch wariantach, zależnie od wskazówek prowadzącego. Mogą być podane dwa automaty Moore'a A i A 2, należy wówczas zaprojektować własny automat parametryczny. Synteza przedstawiona w instrukcji powinna być wtedy przykładem, na którym należy wzorować się wykonując własny projekt. W przeciwnym razie należy uruchomić i przetestować automat parametryczny przedstawiony w instrukcji. Ze względu na stosunkowo złożoną strukturę układu, aby uniknąć problemów przy uruchamianiu, zalecany jest stopniowy montaż i niezależne uruchamianie poszczególnych bloków funkcjonalnych: - automat zastępczy < A > można przetestować symulując jego sygnały wejściowe S i (zadając je z przełączników) i obserwując zmiany stanów,

13 Logika Układów Cyfrowych Automat parametryczny 3 - blok generujący sygnały wejściowe automatu zastępczego S i można uruchomić niezależnie od automatu zastępczego, symulowane będą wtedy stany automatu Q i, - blok funkcji wyjść najlepiej połączyć i sprawdzić dopiero po sprawdzeniu obu wcześniejszych bloków. Blok ten można również przetestować niezależnie, symulując stany automatu Q i. Testując funkcje przejść automatów A i A 2 (według grafów G i G 2 z rys. i 2) należy pamiętać, że obserwowane są stany b i automatu zastępczego i uwzględnić ich powiązanie ze stanami q i. Metoda ustalania przyczyn błędnego zachowania automatu jest podobna jak w przypadku zwykłego automatu Moore'a. Specyficzne dla automatu parametrycznego jest to, że funkcja przejść automatu zastępczego zależy sygnałów S i a nie bezpośrednio od sygnałów wejściowych zewnętrznych. W przypadku problemów należy więc w pierwszej kolejności sprawdzić, czy w stanie bezpośrednio poprzedzającym błędne przejście stan sygnałów S i jest poprawny. 4. Literatura []. Bromirski J.: Teoria automatów, WNT, Warszawa 97 [2]. Kazimierczak J.: System Cybernetyczny, Wyd. Wiedza Powszechna (seria Omega), Warszawa 978 [3]. Kazimierczak J.: Elementy syntezy formalnej systemów operacyjnych, Bibl. WASC, Wyd. Politechniki Wrocławskiej, Wrocław 979 [4]. Kazimierczak J.: Automaty rozgrywające parametryczne, Prace Naukowe Instytutu Cybernetyki Technicznej PWr, Monografie, Wyd. PWr, Wrocław 974 [5]. Kazimierczak J., Kluska J., Kaczmarek A.: Podstawy teorii automatów - Laboratorium, Wyd. Politechniki Rzeszowskiej, Rzeszów 984

14 Logika Układów Cyfrowych Automat parametryczny 4 Y 2 Y Y 0 Z S Q Q 0 P S 0 J Q C Q K Q R J Q C Q 0 K Q R CLK RESET Rys. 6. Schemat montażowy automatu parametrycznego

Temat: Zastosowanie wyrażeń regularnych do syntezy i analizy automatów skończonych

Temat: Zastosowanie wyrażeń regularnych do syntezy i analizy automatów skończonych Opracował: dr inż. Zbigniew Buchalski KATEDRA INFORMATYKI TECHNICZNEJ Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych ćwiczenie Temat: Zastosowanie wyrażeń regularnych do syntezy i analizy automatów

Bardziej szczegółowo

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0

Tab. 1 Tab. 2 t t+1 Q 2 Q 1 Q 0 Q 2 Q 1 Q 0 Synteza liczników synchronicznych Załóżmy, że chcemy zaprojektować licznik synchroniczny o następującej sekwencji: 0 1 2 3 6 5 4 [0 sekwencja jest powtarzana] Ponieważ licznik ma 7 stanów, więc do ich

Bardziej szczegółowo

KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 204

KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 204 Opracował: prof. dr hab. inż. Jan Kazimierczak KATEDA INFOMATYKI TECHNICZNEJ Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych ćwiczenie 204 Temat: Hardware'owa implementacja automatu skończonego pełniącego

Bardziej szczegółowo

1. Synteza automatów Moore a i Mealy realizujących zadane przekształcenie 2. Transformacja automatu Moore a w automat Mealy i odwrotnie

1. Synteza automatów Moore a i Mealy realizujących zadane przekształcenie 2. Transformacja automatu Moore a w automat Mealy i odwrotnie Opracował: dr hab. inż. Jan Magott KATEDRA INFORMATYKI TECHNICZNEJ Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych ćwiczenie 207 Temat: Automaty Moore'a i Mealy 1. Cel ćwiczenia Celem ćwiczenia jest

Bardziej szczegółowo

KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 212

KATEDRA INFORMATYKI TECHNICZNEJ. Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych. ćwiczenie 212 KATEDRA INFORMATYKI TECHNICZNEJ Ćwiczenia laboratoryjne z Logiki ów Cyfrowych ćwiczenie Temat: Automat asynchroniczny. Cel ćwiczenia Celem ćwiczenia jest nabycie praktycznej umiejętności projektowania

Bardziej szczegółowo

Synteza strukturalna automatów Moore'a i Mealy

Synteza strukturalna automatów Moore'a i Mealy Synteza strukturalna automatów Moore'a i Mealy Formalna definicja automatu: A = < Z, Q, Y, Φ, Ψ, q 0 > Z alfabet wejściowy Q zbiór stanów wewnętrznych Y alfabet wyjściowy Φ funkcja przejść q(t+1) = Φ (q(t),

Bardziej szczegółowo

Technika Cyfrowa 1 wykład 12: sekwencyjne układy przełączające

Technika Cyfrowa 1 wykład 12: sekwencyjne układy przełączające Technika Cyfrowa 1 wykład 12: sekwencyjne układy przełączające Dr inż. Jacek Mazurkiewicz Katedra Informatyki Technicznej e-mail: Jacek.Mazurkiewicz@pwr.edu.pl Sekwencyjny układ przełączający układ przełączający

Bardziej szczegółowo

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych ćwiczenie 207 temat: AUTOMATY MOORE A I MEALY 1.

Bardziej szczegółowo

Definicja 2. Twierdzenie 1. Definicja 3

Definicja 2. Twierdzenie 1. Definicja 3 INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW Ćwiczenia laboratoryjne z Logiki Układów Cyfrowych ćwiczenie 205 temat: ZASTOSOWANIE JĘZYKA WYRAŻEŃ

Bardziej szczegółowo

Ćwiczenie 23. Temat: Własności podstawowych bramek logicznych. Cel ćwiczenia

Ćwiczenie 23. Temat: Własności podstawowych bramek logicznych. Cel ćwiczenia Temat: Własności podstawowych bramek logicznych. Cel ćwiczenia Ćwiczenie 23 Poznanie symboli własności. Zmierzenie parametrów podstawowych bramek logicznych TTL i CMOS. Czytanie schematów elektronicznych,

Bardziej szczegółowo

Synteza strukturalna automatu Moore'a i Mealy

Synteza strukturalna automatu Moore'a i Mealy Synteza strukturalna automatu Moore'a i Mealy (wersja robocza - w razie zauważenia błędów proszę o uwagi na mail'a) Załóżmy, że mamy następujący graf automatu z 2 y 0 q 0 z 1 z 1 z 0 z 0 y 1 z 2 q 2 z

Bardziej szczegółowo

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia.

Przerzutnik ma pewną liczbę wejść i z reguły dwa wyjścia. Kilka informacji o przerzutnikach Jaki układ elektroniczny nazywa się przerzutnikiem? Przerzutnikiem bistabilnym jest nazywany układ elektroniczny, charakteryzujący się istnieniem dwóch stanów wyróżnionych

Bardziej szczegółowo

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH

TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH Praca laboratoryjna 2 TEMAT: PROJEKTOWANIE I BADANIE PRZERZUTNIKÓW BISTABILNYCH Cel pracy poznanie zasad funkcjonowania przerzutników różnych typów w oparciu o różne rozwiązania układowe. Poznanie sposobów

Bardziej szczegółowo

ćwiczenie 203 Temat: Układy sekwencyjne 1. Cel ćwiczenia

ćwiczenie 203 Temat: Układy sekwencyjne 1. Cel ćwiczenia Opracował: mgr inż. Antoni terna ATEDA INFOMATYI TEHNIZNE Ćwiczenia laboratoryjne z Logiki Układów yfrowych ćwiczenie 203 Temat: Układy sekwencyjne 1. el ćwiczenia elem ćwiczenia jest zapoznanie się z

Bardziej szczegółowo

Technika Cyfrowa 1 wykład 11: liczniki sekwencyjne układy przełączające

Technika Cyfrowa 1 wykład 11: liczniki sekwencyjne układy przełączające Technika Cyfrowa 1 wykład 11: liczniki sekwencyjne układy przełączające Dr inż. Jacek Mazurkiewicz Katedra Informatyki Technicznej e-mail: Jacek.Mazurkiewicz@pwr.edu.pl Liczniki klasyfikacja Licznik asynchroniczny:

Bardziej szczegółowo

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych

1.Wprowadzenie do projektowania układów sekwencyjnych synchronicznych .Wprowadzenie do projektowania układów sekwencyjnych synchronicznych.. Przerzutniki synchroniczne Istota działania przerzutników synchronicznych polega na tym, że zmiana stanu wewnętrznego powinna nastąpić

Bardziej szczegółowo

Statyczne badanie przerzutników - ćwiczenie 3

Statyczne badanie przerzutników - ćwiczenie 3 Statyczne badanie przerzutników - ćwiczenie 3. Cel ćwiczenia Zapoznanie się z podstawowymi strukturami przerzutników w wersji TTL realizowanymi przy wykorzystaniu bramek logicznych NAND oraz NO. 2. Wykaz

Bardziej szczegółowo

Ćwiczenie nr 1 Temat: Ćwiczenie wprowadzające w problematykę laboratorium.

Ćwiczenie nr 1 Temat: Ćwiczenie wprowadzające w problematykę laboratorium. Ćwiczenie nr 1 Temat: Ćwiczenie wprowadzające w problematykę laboratorium. Zagadnienia do samodzielnego opracowania: rola sygnału taktującego (zegara) w układach synchronicznych; co robi sygnał CLEAR (w

Bardziej szczegółowo

Wykład nr 3 Techniki Mikroprocesorowe. dr inż. Artur Cichowski

Wykład nr 3 Techniki Mikroprocesorowe. dr inż. Artur Cichowski Wykład nr 3 Techniki Mikroprocesorowe dr inż. Artur Cichowski Automat skończony jest przetwornikiem ciągu symboli wejściowych na ciąg symboli wyjściowych. Zbiory symboli wejściowych x X i wyjściowych y

Bardziej szczegółowo

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI..

Ćwiczenie 26. Temat: Układ z bramkami NAND i bramki AOI.. Temat: Układ z bramkami NAND i bramki AOI.. Ćwiczenie 26 Cel ćwiczenia Zapoznanie się ze sposobami konstruowania z bramek NAND różnych bramek logicznych. Konstruowanie bramek NOT, AND i OR z bramek NAND.

Bardziej szczegółowo

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki Wykład 13 - Układy bramkowe Instytut Automatyki i Robotyki Warszawa, 2015 Układy z elementów logicznych Bramki logiczne Elementami logicznymi (bramkami logicznymi) są urządzenia o dwustanowym sygnale wyjściowym

Bardziej szczegółowo

Asynchroniczne statyczne układy sekwencyjne

Asynchroniczne statyczne układy sekwencyjne Asynchroniczne statyczne układy sekwencyjne Układem sekwencyjnym nazywany jest układ przełączający, posiadający przynajmniej jeden taki stan wejścia, któremu odpowiadają, zależnie od sygnałów wejściowych

Bardziej szczegółowo

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch)

Inwerter logiczny. Ilustracja 1: Układ do symulacji inwertera (Inverter.sch) DSCH2 to program do edycji i symulacji układów logicznych. DSCH2 jest wykorzystywany do sprawdzenia architektury układu logicznego przed rozpoczęciem projektowania fizycznego. DSCH2 zapewnia ergonomiczne

Bardziej szczegółowo

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia

Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia Ćwiczenie 25 Temat: Interfejs między bramkami logicznymi i kombinacyjne układy logiczne. Układ z bramkami NOR. Cel ćwiczenia Zapoznanie się z techniką połączenia za pośrednictwem interfejsu. Zbudowanie

Bardziej szczegółowo

Rys. 2. Symbole dodatkowych bramek logicznych i ich tablice stanów.

Rys. 2. Symbole dodatkowych bramek logicznych i ich tablice stanów. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z funktorami realizującymi podstawowe funkcje logiczne poprzez zaprojektowanie, wykonanie i przetestowanie kombinacyjnego układu logicznego realizującego

Bardziej szczegółowo

Projekt prostego układu sekwencyjnego Ćwiczenia Audytoryjne Podstawy Automatyki i Automatyzacji

Projekt prostego układu sekwencyjnego Ćwiczenia Audytoryjne Podstawy Automatyki i Automatyzacji WOJSKOWA AKADEMIA TECHNICZNA im. Jarosława Dąbrowskiego Projekt prostego układu sekwencyjnego Ćwiczenia Audytoryjne Podstawy Automatyki i Automatyzacji mgr inż. Paulina Mazurek Warszawa 2013 1 Wstęp Układ

Bardziej szczegółowo

2019/09/16 07:46 1/2 Laboratorium AITUC

2019/09/16 07:46 1/2 Laboratorium AITUC 2019/09/16 07:46 1/2 Laboratorium AITUC Table of Contents Laboratorium AITUC... 1 Uwagi praktyczne przed rozpoczęciem zajęć... 1 Lab 1: Układy kombinacyjne małej i średniej skali integracji... 1 Lab 2:

Bardziej szczegółowo

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2

Statyczne i dynamiczne badanie przerzutników - ćwiczenie 2 tatyczne i dynamiczne badanie przerzutników - ćwiczenie 2. Cel ćwiczenia Zapoznanie się z podstawowymi strukturami przerzutników w wersji TTL realizowanymi przy wykorzystaniu bramek logicznych NAND oraz

Bardziej szczegółowo

Ćw. 7: Układy sekwencyjne

Ćw. 7: Układy sekwencyjne Ćw. 7: Układy sekwencyjne Wstęp Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną następujące układy

Bardziej szczegółowo

INFORMATOR LABORATORYJNY. TECHNIKA CYFROWA (studia niestacjonarne)

INFORMATOR LABORATORYJNY. TECHNIKA CYFROWA (studia niestacjonarne) INFORMATOR LABORATORYJNY TECHNIKA CYFROWA (studia niestacjonarne) A REGULAMIN LABORATORIUM 1. Laboratorium składa się z 3 ćwiczeń (8 terminów zajęć). Udział na każdych zajęciach jest obowiązkowy. Termin

Bardziej szczegółowo

Architektura komputerów Wykład 2

Architektura komputerów Wykład 2 Architektura komputerów Wykład 2 Jan Kazimirski 1 Elementy techniki cyfrowej 2 Plan wykładu Algebra Boole'a Podstawowe układy cyfrowe bramki Układy kombinacyjne Układy sekwencyjne 3 Algebra Boole'a Stosowana

Bardziej szczegółowo

zmiana stanu pamięci następuje bezpośrednio (w dowolnej chwili czasu) pod wpływem zmiany stanu wejść,

zmiana stanu pamięci następuje bezpośrednio (w dowolnej chwili czasu) pod wpływem zmiany stanu wejść, Sekwencyjne układy cyfrowe Układ sekwencyjny to układ cyfrowy, w którym zależność między wartościami sygnałów wejściowych (tzw. stan wejść) i wyjściowych (tzw. stan wyjść) nie jest jednoznaczna. Stan wyjść

Bardziej szczegółowo

Definicja układu kombinacyjnego była stosunkowo prosta -tabela prawdy. Opis układu sekwencyjnego jest zadaniem bardziej złożonym.

Definicja układu kombinacyjnego była stosunkowo prosta -tabela prawdy. Opis układu sekwencyjnego jest zadaniem bardziej złożonym. 3.4. GRF UTOMTU, TBELE PRZEJŚĆ / WYJŚĆ Definicja układu kombinacyjnego była stosunkowo prosta -tabela prawdy. Opis układu sekwencyjnego jest zadaniem bardziej złożonym. Proste przypadki: Opis słowny, np.:

Bardziej szczegółowo

Technika cyfrowa Synteza układów kombinacyjnych

Technika cyfrowa Synteza układów kombinacyjnych Sławomir Kulesza Technika cyfrowa Synteza układów kombinacyjnych Wykład dla studentów III roku Informatyki Wersja 2.0, 05/10/2011 Podział układów logicznych Opis funkcjonalny układów logicznych x 1 y 1

Bardziej szczegółowo

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014

Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Lista tematów na kolokwium z wykładu z Techniki Cyfrowej w roku ak. 2013/2014 Temat 1. Algebra Boole a i bramki 1). Podać przykład dowolnego prawa lub tożsamości, które jest spełnione w algebrze Boole

Bardziej szczegółowo

Państwowa Wyższa Szkoła Zawodowa

Państwowa Wyższa Szkoła Zawodowa Państwowa Wyższa Szkoła Zawodowa w Legnicy Laboratorium Podstaw Elektroniki i Miernictwa Ćwiczenie nr 4 BADANIE BRAMEK LOGICZNYCH A. Cel ćwiczenia. - Poznanie zasad logiki binarnej. Prawa algebry Boole

Bardziej szczegółowo

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki

Podstawy Automatyki. Wykład 13 - Układy bramkowe. dr inż. Jakub Możaryn. Warszawa, Instytut Automatyki i Robotyki Wykład 13 - Układy bramkowe Instytut Automatyki i Robotyki Warszawa, 2015 Układy z elementów logicznych Bramki logiczne Elementami logicznymi (bramkami logicznymi) są urządzenia o dwustanowym sygnale wyjściowym

Bardziej szczegółowo

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania).

Układy sekwencyjne. Podstawowe informacje o układach cyfrowych i przerzutnikach (rodzaje, sposoby wyzwalania). Ćw. 10 Układy sekwencyjne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z sekwencyjnymi, cyfrowymi blokami funkcjonalnymi. W ćwiczeniu w oparciu o poznane przerzutniki zbudowane zostaną układy rejestrów

Bardziej szczegółowo

Synteza układów kombinacyjnych

Synteza układów kombinacyjnych Sławomir Kulesza Technika cyfrowa Synteza układów kombinacyjnych Wykład dla studentów III roku Informatyki Wersja 4.0, 23/10/2014 Bramki logiczne Bramki logiczne to podstawowe elementy logiczne realizujące

Bardziej szczegółowo

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW e-version: dr inż. Tomasz apłon INTYTUT YBENETYI TEHNIZNE PLITEHNII WŁAWIE ZAŁA ZTUZNE INTELIGENI I AUTMATÓW Ćwiczenia laboratoryjne z Logiki Układów yfrowych ćwiczenie 23 temat: UŁAY EWENYNE. EL ĆWIZENIA

Bardziej szczegółowo

Technika cyfrowa Synteza układów kombinacyjnych (I)

Technika cyfrowa Synteza układów kombinacyjnych (I) Sławomir Kulesza Technika cyfrowa Synteza układów kombinacyjnych (I) Wykład dla studentów III roku Informatyki Wersja 2.0, 05/10/2011 Podział układów logicznych Opis funkcjonalny układów logicznych x 1

Bardziej szczegółowo

Cyfrowe układy scalone c.d. funkcje

Cyfrowe układy scalone c.d. funkcje Cyfrowe układy scalone c.d. funkcje Ryszard J. Barczyński, 206 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Kombinacyjne układy cyfrowe

Bardziej szczegółowo

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne

Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne Wstęp do Techniki Cyfrowej... Synchroniczne układy sekwencyjne Schemat ogólny X Y Układ kombinacyjny S Z Pamięć Zegar Działanie układu Zmiany wartości wektora S możliwe tylko w dyskretnych chwilach czasowych

Bardziej szczegółowo

Algebra Boole a i jej zastosowania

Algebra Boole a i jej zastosowania lgebra oole a i jej zastosowania Wprowadzenie Niech dany będzie zbiór dwuelementowy, którego elementy oznaczymy symbolami 0 oraz 1, tj. {0, 1}. W zbiorze tym określamy działania sumy :, iloczynu : _ oraz

Bardziej szczegółowo

ćwiczenie 202 Temat: Układy kombinacyjne 1. Cel ćwiczenia

ćwiczenie 202 Temat: Układy kombinacyjne 1. Cel ćwiczenia Opracował: dr inż. Jarosław Mierzwa KTER INFORMTKI TEHNIZNEJ Ćwiczenia laboratoryjne z Logiki Układów yfrowych ćwiczenie 202 Temat: Układy kombinacyjne 1. el ćwiczenia Ćwiczenie ma na celu praktyczne zapoznanie

Bardziej szczegółowo

SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 1. Układy kombinacyjne i sekwencyjne - przypomnienie

SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 1. Układy kombinacyjne i sekwencyjne - przypomnienie SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 1 Układy kombinacyjne i sekwencyjne - przypomnienie SWB - Projektowanie synchronicznych układów sekwencyjnych - wykład 5 asz 2 Stan

Bardziej szczegółowo

Podstawowe moduły układów cyfrowych układy sekwencyjne cz.2 Projektowanie automatów. Rafał Walkowiak Wersja /2015

Podstawowe moduły układów cyfrowych układy sekwencyjne cz.2 Projektowanie automatów. Rafał Walkowiak Wersja /2015 Podstawowe moduły układów cyfrowych układy sekwencyjne cz.2 Projektowanie automatów synchronicznych Rafał Walkowiak Wersja.2 24/25 UK Funkcje wzbudzeń UK Funkcje wzbudzeń Pamieć Pamieć UK Funkcje wyjściowe

Bardziej szczegółowo

LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1

LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY. Rev.1.1 LABORATORIUM TECHNIKA CYFROWA LICZNIKI I REJESTRY Rev.1.1 1. Cel ćwiczenia Praktyczna weryfikacja wiedzy teoretycznej z zakresu projektowania układów kombinacyjnych oraz arytmetycznych 2. Projekty Przy

Bardziej szczegółowo

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW

INSTYTUT CYBERNETYKI TECHNICZNEJ POLITECHNIKI WROCŁAWSKIEJ ZAKŁAD SZTUCZNEJ INTELIGENCJI I AUTOMATÓW INSTYTUT YERNETYKI TEHNIZNEJ POLITEHNIKI WROŁWSKIEJ ZKŁD SZTUZNEJ INTELIGENJI I UTOMTÓW Ćwiczenia laboratoryjne z Logiki Układów yfrowych ćwiczenie 22 temat: UKŁDY KOMINYJNE. EL ĆWIZENI Ćwiczenie ma na

Bardziej szczegółowo

Część 3. Układy sekwencyjne. Układy sekwencyjne i układy iteracyjne - grafy stanów TCiM Wydział EAIiIB Katedra EiASPE 1

Część 3. Układy sekwencyjne. Układy sekwencyjne i układy iteracyjne - grafy stanów TCiM Wydział EAIiIB Katedra EiASPE 1 Część 3 Układy sekwencyjne Układy sekwencyjne i układy iteracyjne - grafy stanów 18.11.2017 TCiM Wydział EAIiIB Katedra EiASPE 1 Układ cyfrowy - przypomnienie Podstawowe informacje x 1 x 2 Układ cyfrowy

Bardziej szczegółowo

1. SYNTEZA UKŁADÓW SEKWENCYJNYCH

1. SYNTEZA UKŁADÓW SEKWENCYJNYCH DODATEK: SEKWENCJNE UKŁAD ASNCHRONICZNE CD.. SNTEZA UKŁADÓW SEKWENCJNCH Synteza to proces prowadzący od założeń definiujących sposób działania układu do jego projektu. odczas syntezy należy kolejno ustalić:

Bardziej szczegółowo

BADANIE UKŁADÓW CYFROWYCH. CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA

BADANIE UKŁADÓW CYFROWYCH. CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA BADANIE UKŁADÓW CYFROWYCH CEL: Celem ćwiczenia jest poznanie właściwości statycznych układów cyfrowych serii TTL. PRZEBIEG ĆWICZENIA 1. OGLĘDZINY Dokonać oględzin badanego układu cyfrowego określając jego:

Bardziej szczegółowo

Laboratorium podstaw elektroniki

Laboratorium podstaw elektroniki 150875 Grzegorz Graczyk numer indeksu imie i nazwisko 150889 Anna Janicka numer indeksu imie i nazwisko Grupa: 2 Grupa: 5 kierunek Informatyka semestr 2 rok akademicki 2008/09 Laboratorium podstaw elektroniki

Bardziej szczegółowo

Układy logiczne. Wstęp doinformatyki. Funkcje boolowskie (1854) Funkcje boolowskie. Operacje logiczne. Funkcja boolowska (przykład)

Układy logiczne. Wstęp doinformatyki. Funkcje boolowskie (1854) Funkcje boolowskie. Operacje logiczne. Funkcja boolowska (przykład) Wstęp doinformatyki Układy logiczne komputerów kombinacyjne sekwencyjne Układy logiczne Układy kombinacyjne Dr inż. Ignacy Pardyka Akademia Świętokrzyska Kielce, 2001 synchroniczne asynchroniczne Wstęp

Bardziej szczegółowo

Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne

Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne Systemy cyfrowe z podstawami elektroniki i miernictwa Wyższa Szkoła Zarządzania i Bankowości w Krakowie Informatyka II rok studia dzienne Ćwiczenie nr 4: Przerzutniki 1. Cel ćwiczenia Celem ćwiczenia jest

Bardziej szczegółowo

Automatyzacja i robotyzacja procesów produkcyjnych

Automatyzacja i robotyzacja procesów produkcyjnych Automatyzacja i robotyzacja procesów produkcyjnych Instrukcja laboratoryjna Technika cyfrowa Opracował: mgr inż. Krzysztof Bodzek Cel ćwiczenia. Celem ćwiczenia jest zapoznanie studenta z zapisem liczb

Bardziej szczegółowo

Wstęp do Techniki Cyfrowej... Algebra Boole a

Wstęp do Techniki Cyfrowej... Algebra Boole a Wstęp do Techniki Cyfrowej... Algebra Boole a Po co AB? Świetne narzędzie do analitycznego opisu układów logicznych. 1854r. George Boole opisuje swój system dedukcyjny. Ukoronowanie zapoczątkowanych w

Bardziej szczegółowo

INSTYTUT INFORMATYKI POLITECHNIKI BIAŁOSTOCKIEJ

INSTYTUT INFORMATYKI POLITECHNIKI BIAŁOSTOCKIEJ INSTYTUT INFORMATYKI POLITECHNIKI BIAŁOSTOCKIEJ Do uŝytku wewnętrznego INFORMATOR LABORATORYJNY TECHNIKA CYFROWA Opracował: dr hab. inŝ. Tadeusz Maciak UWAGA: ćwiczenie 6 jest obecnie przepracowywane.

Bardziej szczegółowo

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D

Podstawy Elektroniki dla Elektrotechniki. Liczniki synchroniczne na przerzutnikach typu D AGH Katedra Elektroniki Podstawy Elektroniki dla Elektrotechniki Liczniki synchroniczne na przerzutnikach typu D Ćwiczenie 7 Instrukcja do ćwiczeń symulacyjnych 2016 r. 1 1. Wstęp Celem ćwiczenia jest

Bardziej szczegółowo

Laboratorium podstaw elektroniki

Laboratorium podstaw elektroniki 150875 Grzegorz Graczyk numer indeksu imie i nazwisko 150889 Anna Janicka numer indeksu imie i nazwisko Grupa: 2 Grupa: 5 kierunek Informatyka semestr 2 rok akademicki 2008/09 Laboratorium podstaw elektroniki

Bardziej szczegółowo

Ćwiczenie 28. Przy odejmowaniu z uzupełnieniem do 2 jest wytwarzane przeniesienie w postaci liczby 1 Połówkowy układ

Ćwiczenie 28. Przy odejmowaniu z uzupełnieniem do 2 jest wytwarzane przeniesienie w postaci liczby 1 Połówkowy układ Temat: Układy odejmujące połówkowe i pełne. Cel ćwiczenia Ćwiczenie 28 Poznanie teorii uzupełniania. Budowanie układów odejmujących połówkowych pełnych. Czytanie schematów elektronicznych, przestrzeganie

Bardziej szczegółowo

Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita

Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur. Piotr Fita Podstawy elektroniki cyfrowej dla Inżynierii Nanostruktur Piotr Fita Elektronika cyfrowa i analogowa Układy analogowe - przetwarzanie sygnałów, których wartości zmieniają się w sposób ciągły w pewnym zakresie

Bardziej szczegółowo

Wstęp do Techniki Cyfrowej... Teoria automatów i układy sekwencyjne

Wstęp do Techniki Cyfrowej... Teoria automatów i układy sekwencyjne Wstęp do Techniki Cyfrowej... Teoria automatów i układy sekwencyjne Alfabety i litery Układ logiczny opisywany jest przez wektory, których wartości reprezentowane są przez ciągi kombinacji zerojedynkowych.

Bardziej szczegółowo

Podstawowe układy cyfrowe

Podstawowe układy cyfrowe ELEKTRONIKA CYFROWA SPRAWOZDANIE NR 4 Podstawowe układy cyfrowe Grupa 6 Prowadzący: Roman Płaneta Aleksandra Gierut CEL ĆWICZENIA Celem ćwiczenia jest zapoznanie się z podstawowymi bramkami logicznymi,

Bardziej szczegółowo

Podstawy Automatyki. Człowiek- najlepsza inwestycja. Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego

Podstawy Automatyki. Człowiek- najlepsza inwestycja. Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego Podstawy Automatyki Człowiek- najlepsza inwestycja Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego Politechnika Warszawska Instytut Automatyki i Robotyki Dr inż.

Bardziej szczegółowo

Errata do książki Multisim. Technika cyfrowa w przykładach.

Errata do książki Multisim. Technika cyfrowa w przykładach. . 3. 24 r. rrata do książki Multisim. Technika cyfrowa w przykładach.. str.5, źle jest zapisana postać funkcji wyjściowej równoważność (xclusive NOR, XNOR, NOR, XNOR), y 7 = a b + a b = a Ä b = a Å b 2.

Bardziej szczegółowo

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10.

Projekt z przedmiotu Systemy akwizycji i przesyłania informacji. Temat pracy: Licznik binarny zliczający do 10. Projekt z przedmiotu Systemy akwizycji i przesyłania informacji Temat pracy: Licznik binarny zliczający do 10. Andrzej Kuś Aleksander Matusz Prowadzący: dr inż. Adam Stadler Układy cyfrowe przetwarzają

Bardziej szczegółowo

Asynchroniczne statyczne układy sekwencyjne

Asynchroniczne statyczne układy sekwencyjne Asynchroniczne statyczne układy sekwencyjne Układem sekwencyjnym nazywany jest układ przełączający, posiadający przynajmniej jeden taki stan wejścia, któremu odpowiadają, zależnie od sygnałów wejściowych

Bardziej szczegółowo

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie LABORATORIUM Teoria Automatów. Grupa ćwiczeniowa: Poniedziałek 8.

Akademia Górniczo-Hutnicza im. Stanisława Staszica w Krakowie LABORATORIUM Teoria Automatów. Grupa ćwiczeniowa: Poniedziałek 8. Akademia Górniczo-Hutnicza im. isława Staszica w Krakowie LABORATORIUM Teoria Automatów Temat ćwiczenia Przerzutniki L.p. Imię i nazwisko Grupa ćwiczeniowa: Poniedziałek 8.000 Ocena Podpis 1. 2. 3. 4.

Bardziej szczegółowo

Elementy logiki. Algebra Boole a. Analiza i synteza układów logicznych

Elementy logiki. Algebra Boole a. Analiza i synteza układów logicznych Elementy logiki: Algebra Boole a i układy logiczne 1 Elementy logiki dla informatyków Wykład III Elementy logiki. Algebra Boole a. Analiza i synteza układów logicznych Elementy logiki: Algebra Boole a

Bardziej szczegółowo

dwójkę liczącą Licznikiem Podział liczników:

dwójkę liczącą Licznikiem Podział liczników: 1. Dwójka licząca Przerzutnik typu D łatwo jest przekształcić w przerzutnik typu T i zrealizować dzielnik modulo 2 - tzw. dwójkę liczącą. W tym celu wystarczy połączyć wyjście zanegowane Q z wejściem D.

Bardziej szczegółowo

Układy asynchroniczne

Układy asynchroniczne Układy asynchroniczne Model układu asynchronicznego y x n UK y m układ kombinacyjny q k BP q k blok pamięci realizuje opóźnienia adeusz P x x t s tan stabilny s: δ(s,x) = s automacie asynchronicznym wszystkie

Bardziej szczegółowo

UKŁADY MIKROPROGRAMOWALNE

UKŁADY MIKROPROGRAMOWALNE UKŁAD MIKROPROGRAMOWALNE Układy sterujące mogą pracować samodzielnie, jednakże w przypadku bardziej złożonych układów (zwanych zespołami funkcjonalnymi) układ sterujący jest tylko jednym z układów drugim

Bardziej szczegółowo

Wykład nr 1 Techniki Mikroprocesorowe. dr inż. Artur Cichowski

Wykład nr 1 Techniki Mikroprocesorowe. dr inż. Artur Cichowski Wykład nr 1 Techniki Mikroprocesorowe dr inż. Artur Cichowski ix jy i j {0,1} {0,1} Dla układów kombinacyjnych stan dowolnego wyjścia y i w danej chwili czasu zależy wyłącznie od aktualnej kombinacji stanów

Bardziej szczegółowo

Przerzutniki RS i JK-MS lab. 04 Układy sekwencyjne cz. 1

Przerzutniki RS i JK-MS lab. 04 Układy sekwencyjne cz. 1 Przerzutniki RS i JK-MS lab. 04 Układy sekwencyjne cz. 1 PODSTAWY TECHNIKI MIKROPROCESOROWEJ 3EB KATEDRA ENERGOELEKTRONIKI I AUTOMATYKI SYSTEMÓW PRZETWARZANIA ENERGII WWW.KEIASPE.AGH.EDU.PL AKADEMIA GÓRNICZO-HUTNICZA

Bardziej szczegółowo

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki

Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki Politechnika Białostocka Wydział Elektryczny Katedra Automatyki i Elektroniki ĆWICZENIE Nr 3 (4h) Konwersja i wyświetlania informacji binarnej w VHDL Instrukcja do zajęć laboratoryjnych z przedmiotu Synteza

Bardziej szczegółowo

Spis treści. Przedmowa Wykaz oznaczeń Wstęp Układy kombinacyjne... 18

Spis treści. Przedmowa Wykaz oznaczeń Wstęp Układy kombinacyjne... 18 Spis treści Przedmowa... 11 Wykaz oznaczeń... 13 1. Wstęp... 15 1.1. Układycyfrowe... 15 1.2. Krótki esej o projektowaniu.... 15 2. Układy kombinacyjne... 18 2.1. Podstawyprojektowaniaukładówkombinacyjnych...

Bardziej szczegółowo

Układy kombinacyjne i sekwencyjne. Podczas ćwiczenia poruszane będą następujące zagadnienia:

Układy kombinacyjne i sekwencyjne. Podczas ćwiczenia poruszane będą następujące zagadnienia: Warszawa 207 Cel ćwiczenia rachunkowego Podczas ćwiczenia poruszane będą następujące zagadnienia: modelowanie i synteza kombinacyjnych układów przełączających; minimalizacja funkcji przełączającej; projektowanie

Bardziej szczegółowo

PoniŜej zamieszczone są rysunki przedstawiane na wykładach z przedmiotu Peryferia Komputerowe. ELEKTRONICZNE UKŁADY CYFROWE

PoniŜej zamieszczone są rysunki przedstawiane na wykładach z przedmiotu Peryferia Komputerowe. ELEKTRONICZNE UKŁADY CYFROWE PoniŜej zamieszczone są rysunki przedstawiane na wykładach z przedmiotu Peryferia Komputerowe. ELEKTRONICZNE UKŁADY CYFROWE Podstawowymi bramkami logicznymi są układy stanowiące: - funktor typu AND (funkcja

Bardziej szczegółowo

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM.

AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE. Wydział Informatyki, Elektroniki i Telekomunikacji LABORATORIUM. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE Wydział Informatyki, Elektroniki i Telekomunikacji Katedra Elektroniki LABORATORIUM Elektronika LICZNIKI ELWIS Rev.1.0 1. Wprowadzenie Celem

Bardziej szczegółowo

LICZNIKI PODZIAŁ I PARAMETRY

LICZNIKI PODZIAŁ I PARAMETRY LICZNIKI PODZIAŁ I PARAMETRY Licznik jest układem służącym do zliczania impulsów zerojedynkowych oraz zapamiętywania ich liczby. Zależnie od liczby n przerzutników wchodzących w skład licznika pojemność

Bardziej szczegółowo

Podstawy Automatyki. Wykład 15 - Projektowanie układów asynchronicznych o programach liniowych. dr inż. Jakub Możaryn. Instytut Automatyki i Robotyki

Podstawy Automatyki. Wykład 15 - Projektowanie układów asynchronicznych o programach liniowych. dr inż. Jakub Możaryn. Instytut Automatyki i Robotyki Wykład 15 - Projektowanie układów asynchronicznych o programach liniowych Instytut Automatyki i Robotyki Warszawa, 2015 Układy o programach liniowych - Przykład Zaprojektować procesowo-zależny układ sterowania

Bardziej szczegółowo

PROGRAMOWALNE STEROWNIKI LOGICZNE

PROGRAMOWALNE STEROWNIKI LOGICZNE PROGRAMOWALNE STEROWNIKI LOGICZNE I. Wprowadzenie Klasyczna synteza kombinacyjnych i sekwencyjnych układów sterowania stosowana do automatyzacji dyskretnych procesów produkcyjnych polega na zaprojektowaniu

Bardziej szczegółowo

Bramki logiczne Podstawowe składniki wszystkich układów logicznych

Bramki logiczne Podstawowe składniki wszystkich układów logicznych Układy logiczne Bramki logiczne A B A B AND NAND A B A B OR NOR A NOT A B A B XOR NXOR A NOT A B AND NAND A B OR NOR A B XOR NXOR Podstawowe składniki wszystkich układów logicznych 2 Podstawowe tożsamości

Bardziej szczegółowo

Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU).

Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU). Ćwiczenie 31 Temat: Analogowe układy multiplekserów i demultiplekserów. Układ jednostki arytmetyczno-logicznej (ALU). Cel ćwiczenia Poznanie własności analogowych multiplekserów demultiplekserów. Zmierzenie

Bardziej szczegółowo

Rys Schemat montażowy (moduł KL blok e) Tablica C B A F

Rys Schemat montażowy (moduł KL blok e) Tablica C B A F Ćwiczenie 30 Temat: Układy multiplekserów i demultiplekserów. Cel ćwiczenia Poznanie zasad działania multiplekserów. Budowanie multiplekserów z podstawowych bramek logicznych i układu scalonego TTL. Czytanie

Bardziej szczegółowo

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY

WFiIS CEL ĆWICZENIA WSTĘP TEORETYCZNY WFiIS LABORATORIUM Z ELEKTRONIKI Imię i nazwisko: 1. 2. TEMAT: ROK GRUPA ZESPÓŁ NR ĆWICZENIA Data wykonania: Data oddania: Zwrot do poprawy: Data oddania: Data zliczenia: OCENA CEL ĆWICZENIA Ćwiczenie

Bardziej szczegółowo

Sterowniki Programowalne (SP)

Sterowniki Programowalne (SP) Sterowniki Programowalne (SP) Wybrane aspekty procesu tworzenia oprogramowania dla sterownika PLC Podstawy języka funkcjonalnych schematów blokowych (FBD) Politechnika Gdańska Wydział Elektrotechniki i

Bardziej szczegółowo

Podstawy Techniki Cyfrowej Teoria automatów

Podstawy Techniki Cyfrowej Teoria automatów Podstawy Techniki Cyfrowej Teoria automatów Uwaga Niniejsza prezentacja stanowi uzupełnienie materiału wykładowego i zawiera jedynie wybrane wiadomości teoretyczne dotyczące metod syntezy układów asynchronicznych.

Bardziej szczegółowo

Logika układów cyfrowych - laboratorium

Logika układów cyfrowych - laboratorium Logika układów cyfrowych - laboratorium Podane poniżej wskazówki mogą pomóc w uzyskaniu dobrych wyników w czasie pracy w laboratorium. Powstały one na podstawie obserwacji najczęściej występujących problemów

Bardziej szczegółowo

Układy asynchroniczne

Układy asynchroniczne Układy asynchroniczne Model układu sekwencyjnego Model układu asynchronicznego (synchronicznego) y 1 x n UK y m układ kombinacyjny Z clock t 1 q 1 k B x s tan stabilny s: δ(s,x) = s x blok pamięci jest

Bardziej szczegółowo

Przerzutnik (z ang. flip-flop) jest to podstawowy element pamiętający każdego układu

Przerzutnik (z ang. flip-flop) jest to podstawowy element pamiętający każdego układu Temat: Sprawdzenie poprawności działania przerzutników. Wstęp: Przerzutnik (z ang. flip-flop) jest to podstawowy element pamiętający każdego układu cyfrowego, przeznaczonego do przechowywania i ewentualnego

Bardziej szczegółowo

Ćw. 8 Bramki logiczne

Ćw. 8 Bramki logiczne Ćw. 8 Bramki logiczne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi bramkami logicznymi, poznanie ich rodzajów oraz najwaŝniejszych parametrów opisujących ich własności elektryczne.

Bardziej szczegółowo

Podział układów cyfrowych. rkijanka

Podział układów cyfrowych. rkijanka Podział układów cyfrowych rkijanka W zależności od przyjętego kryterium możemy wyróżnić kilka sposobów podziału układów cyfrowych. Poniżej podam dwa z nich związane ze sposobem funkcjonowania układów cyfrowych

Bardziej szczegółowo

PAMIĘĆ RAM. Rysunek 1. Blokowy schemat pamięci

PAMIĘĆ RAM. Rysunek 1. Blokowy schemat pamięci PAMIĘĆ RAM Pamięć służy do przechowania bitów. Do pamięci musi istnieć możliwość wpisania i odczytania danych. Bity, które są przechowywane pamięci pogrupowane są na komórki, z których każda przechowuje

Bardziej szczegółowo

Część 2. Funkcje logiczne układy kombinacyjne

Część 2. Funkcje logiczne układy kombinacyjne Część 2 Funkcje logiczne układy kombinacyjne Zapis funkcji logicznych układ funkcjonalnie pełny Arytmetyka Bool a najważniejsze aksjomaty i tożsamości Minimalizacja funkcji logicznych Układy kombinacyjne

Bardziej szczegółowo

Lista zadań nr 5. Ścieżka projektowa Realizacja każdego z zadań odbywać się będzie zgodnie z poniższą ścieżką projektową (rys.

Lista zadań nr 5. Ścieżka projektowa Realizacja każdego z zadań odbywać się będzie zgodnie z poniższą ścieżką projektową (rys. Sterowanie procesami dyskretnymi laboratorium dr inż. Grzegorz Bazydło G.Bazydlo@iee.uz.zgora.pl, staff.uz.zgora.pl/gbazydlo Lista zadań nr 5 Zagadnienia stosowanie skończonych automatów stanów (ang. Finite

Bardziej szczegółowo

Podstawy Automatyki. Człowiek- najlepsza inwestycja. Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego

Podstawy Automatyki. Człowiek- najlepsza inwestycja. Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego Podstawy Automatyki Człowiek- najlepsza inwestycja Projekt współfinansowany przez Unię Europejską w ramach Europejskiego Funduszu Społecznego Politechnika Warszawska Instytut Automatyki i Robotyki Dr inż.

Bardziej szczegółowo

Proste układy sekwencyjne

Proste układy sekwencyjne Proste układy sekwencyjne Układy sekwencyjne to takie w których niektóre wejścia są sterowany przez wyjściaukładu( zawierają sprzężenie zwrotne ). Układy sekwencyjne muszą zawierać elementy pamiętające

Bardziej szczegółowo

Układy sekwencyjne. 1. Czas trwania: 6h

Układy sekwencyjne. 1. Czas trwania: 6h Instytut Fizyki oświadczalnej UG Układy sekwencyjne 1. Czas trwania: 6h 2. Cele ćwiczenia Poznanie zasad działania podstawowych typów przerzutników: RS, -latch,, T, JK-MS. Poznanie zasad działania rejestrów

Bardziej szczegółowo