POZA UIVE RSITY OF TE CHOLOGY ACADE MIC JOURALS o 87 Electical Engineeing 016 Maciej KOZAK* BADAIA SYMULACYJE I EKSPERYMETALE UKŁADU SYCHROIZACJI FALOWIKA APIĘCIOWEGO Z PRĄDICĄ SYCHROICZĄ Z WYKORZYSTAIEM ŚRODOWISKA VISUALDSP++ 5.0 W atykule pzedstawiono działanie algoytmu pogamowego wykozystywanego do synchonizacji pzekształtnika maszynowego z wiującą pądnicą synchoniczną. Zapoponowany algoytm bazujący na szybkiej tansfomacie Fouiea Radix-, umożliwia synchonizację pzekształtnika z maszyną o zmiennej w szeokim zakesie pędkości wiowania. Pzedstawiono wyniki działania pogamu symulacyjnego oaz opogamowania pomocniczego stwozonego w śodowisku pogamistycznym VisualDSP++ 5.0, a także pzykładowe wyniki działania algoytmu w laboatoyjnym układzie zeczywistym. SŁOWA KLUCZOWE: pądnica elektyczna, falownik maszynowy, FFT, synchonizacja 1. SYCHROIZACJA PRĄDICY SYCHROICZEJ Z FALOWIKIEM MASZYOWYM 1.1. Wstęp Ze względów paktycznych najczęściej stosowanymi w pzemyśle i okętownictwie pądnicami są samowzbudne geneatoy synchoniczne. W celu zwiększenia efektywności pądnic i napędzających je silników Diesla, dąży się do stwozenia systemu steowania, któy jest w stanie w pełni kontolować zaówno stonę napędową jak i pacę pądnic. Powiązanie elementów steowania tymi obiektami pozwala na znaczne oszczędności paliwa. Aby w pełni wykozystać możliwości nowoczesnych silników spalinowych należy zapewnić im możliwość pacy pzy zmieniających się w szeokim zakesie pędkościach wiowania. Pądnica samowzbudna geneuje napięcie już w chwili ozpoczęcia wiowania, co powoduje konieczność uzyskania infomacji o paametach tego napięcia w celu dokonania pawidłowego pocesu synchonizacji falownika maszynowego z geneatoem. W zapezentowanym układzie pomia watości chwilowych * Akademia Moska w Szczecinie.
58 Maciej Kozak napięć fazowych ealizowany jest pzez układ FPGA współpacujący z DSP, bak jest bezpośedniej infomacji o częstotliwości napięcia. Paamet ten jako jeden z najistotniejszych należy wyznaczyć w układzie czasu zeczywistego na podstawie pomiaów. W zapoponowanym algoytmie funkcja wyznaczania częstotliwości napięcia ealizowana jest w pzewaniach pocesoa DSP i wykonywana w czasie 150 μs. Pzed właściwym opogamowaniem pzekształtnika współpacującego z maszyną należało pzetestować stwozony algoytm w śodowisku pogamistycznym VisualDSP++ 5.0, aby wyeliminować ewentualne błędy i poblemy z np. wyciekiem pamięci. Śodowisko VisualDSP++ dysponuje badzo bogatym zestawem nazędzi umożliwiających analizę kodu i jego spawdzanie pzy pomocy wbudowanego symulatoa pocesoów sygnałowych fimy Analog Devices, któe zostały wykozystane pzy twozeniu funkcji wyznaczania częstotliwości wiującej pądnicy. 1.. Koncepcja układu współpacy falownika tanzystoowego i pądnicy synchonicznej o zmiennej pędkości wiowania wału Omawiany układ składa się z pzekształtnika dwukieunkowego z obwodem pośedniczącym pądu stałego oaz pądnicy synchonicznej o mocy 6.0 kva. Pzekształtnik zasila obwód pośedniczący pądu stałego i ma za zadanie kontolę watości napięcia. Kontola ta niezbędna jest do ozdziału mocy pomiędzy pądnicami i silnikami napędowymi. Podobnie jak ma to miejsce w sieci elektoenegetycznej należy dopowadzić do synchonizacji falownika z wiującą z nieznaną pędkością maszyną. Jednym z waunków synchonizacji jest ówność częstotliwości pądnicy i załączanego falownika. Ze względu na łatwą możliwość egulacji częstotliwości, do pacującego geneatoa synchonizowany jest falownik maszynowy. Spełnienie waunków synchonizacji zapewnia bezpieczne połączenie dwóch źódeł enegii bez występowania niekozystnych zjawisk takich jak np. pzepływ dużych pądów wyównawczych. Po wykonanym pocesie synchonizacji układ steowania pądnicą synchoniczną steuje pzekształtnikiem w sposób odspzężony tzn. niezależnie kontolowane są watości pądów czynnego i sq i bienego i sd. W pzypadku pądnicy samowzbudnej watość pądu bienego ustawiona jest na poziomie zea a watość pądu czynnego wynika z pętli egulacyjnej kontoli napięcia stałego. Analizowany układ składa się z tójfazowego mostka falownikowego wyposażonego dodatkowo w pomiay napięć obwodu pośedniczącego pądu stałego UDC oaz napięć fazowych miezonych pzez pzetwoniki LEM, LEM3 i LEM4. Pądnica synchoniczna połączona jest do pzekształtnika pzez filt LC oaz pzez stycznik załączający pądnicę na szyny pzekształtnika pzy spełnieniu waunku uzyskania na zaciskach minimalnego napięcia niezbędnego do pawidłowej pacy układu egulacji napięcia stałego.
Badania symulacyjne i ekspeymentalne układu synchonizacji... 59 Rys. 1. Schemat połączenia układu falownika maszynowego i pądnicy synchonicznej [3] Użyta do badań samowzbudna pądnica synchoniczna geneuje napięcie pzemienne na zaciskach, któe to napięcie pzez tansfomato tójfazowy zasila mostek postowniczy. Popzez szczotki i pieścienie ślizgowe wypostowane napięcie stałe zasila obwód wzbudzenia pądnicy. Cały układ egulatoa napięcia wbudowany jest wewnątz tabliczki zaciskowej geneatoa. Rys.. Schemat układu egulatoa napięcia pądnicy synchonicznej BTP3 [] Wybana do badań pądnica synchoniczna nie jest dostosowana do długotwałej współpacy ównoległej z innymi geneatoami napięcia sinusoidalnie zmiennego, co wynika m.in. ze zmienności watości napięcia wyjściowego w zależności od m. in. tempeatuy uzwojeń i współczynnika mocy obwodu odbionika i waha się w zakesie od ±5 % (uzwojenia zimne, cosφ = 0,8) do ±10 % (uzwojenia ciepłe, cosφ = 1). W pzypadku ozpatywanej pądnicy jest możliwa egulacja napięcia na zaciskach w zakesie ok. ±10% popzez zmianę szeokości szczeliny powietznej w dzeniu tansfomatoa jednak pądnica musi być wówczas wyłączona. Jak można zauważyć na pzebiegach zaejestowanych oscyloskopem pzebiegi watości chwilowej napięcia geneowanego pzez pądnicę odbiegają
60 Maciej Kozak kształtem od idealnej sinusoidy, dodatkowo w układzie zeczywistym zaobsewować można zakłócenia powstające na skutek działania innych odbioników enegoelektonicznych. Rys. 3. Zaejestowane pzebiegi napięcia jednej fazy pądnicy synchonicznej BTP3 dla pędkości wiowania odpowiadającej 10Hz i spektum częstotliwości W ozpatywanym układzie pzyjęto założenie, że zakes pędkości wiowania wykywany pzez algoytm powinien zawieać się w zakesie od 10Hz do 50 Hz. W paktyce piewsza z podanych wielkości jest zazwyczaj większa i wynosi ok. 0 Hz. Z uwagi na pojawiające się zakłócenia stosowana powszechnie w technice okętowej metoda wykywania częstotliwości polegająca na pomiaze czasu pomiędzy pzekaczaniem watości zeowej może okazywać się niewystaczająca. W nowoczesnych układach wykozystujących pzekształtniki chętnie sięga się po metodę wykozystującą algoytm Szybkiej Tansfomaty Fouiea (FFT) sygnału napięciowego wybanej fazy. W bibliotekach pogamowych języków wysokiego poziomu, funkcje FFT są zaimplementowane jako podstawowe metody służące do analizy sygnałów. W omawianym układzie wykywającym częstotliwość pądnicy wykozystano gotową bibliotekę zawatą w pliku tans.h. Jest to plik standadowo dołączony do śodowiska VisualDSP++ 5.0, któy zawiea kilka wesji funkcji fft obsługujących wektoy danych o óżnych ilościach póbek. Zaimplementowana funkcja ealizująca szybką tansfomatę Fouiea wykozystuje algoytm Cooleya-Tukeya w jego najpostszej fomie znanej jako R DIT FFT.
Badania symulacyjne i ekspeymentalne układu synchonizacji... 61. IMPLEMETACJA ALGORYTMU FFT W PROGRAMIE SYMULACYJYM ŚRODOWISKA VISUALDSP++ 5.0 Algoytm adix- DIT jest populaną aczkolwiek nie najszybszą fomą algoytmu Cooleya-Tukeya. Zasadniczą cechą wykozystanego algoytmu DIT jest to, że dzieli się -punktowy wekto danych powstały z sygnału wejściowego DFT na mniejsze / punktowe. X 1 l0 i le x, {0,1,...,-1} (1) i Wpowadzając nowe oznaczenie W n e uzyskujemy: X 1 l 0 x W Aby zastosować algoytm FFT w pogamie należy zastosować podział ciągu x n danych wejściowych na dwie części, w któych elementy indeksowane są pazyście i niepazyście co pozwala na ozdzielenie ównania (1) na dwie części: oaz X 1 n0 i (n) ne l 1 x n0 l x n1 e i(n1) Po podstawieniu odpowiednio y n = x n oaz z n = x n+1 otzymuje się: Y Z 1 k 0 k k y W, {0,1,...,/-1} 1 k 0 k k z W, {0,1,...,/-1} Jak widać składniki sumy są takie same jak w ównaniu (1) po zastąpieniu pzez /. Kolejne części dysketnej tansfomaty Fouiea dzielimy ekuencyjnie aż do osiągnięcia dwupunktowych ciągów DFT pzy założeniu, że długość tansfomaty jest potęgą. Do stwozenia i pzetestowania funkcji języka C++ wykozystującej opisany algoytm FFT wykozystano możliwości debugea zawatego w IDE VDSP++. Funkcja ta po spawdzeniu popawności działania została pzeniesiona bezpośednio do układu pogamowego pocesoa DSP. Do spawdzania pawidłowości działania omawianego pogamu, wykonano pomiay oscyloskopem cyfowym w wyniku czego uzyskano dane pzykładowych pzebiegów napięć ()
6 Maciej Kozak wejściowych. Jak pzedstawiono to na ys. 3 pzebiegi napięć pochodzące z pądnicy synchonicznej zawieają zakłócenia wynikające m.in. z pzewodzenia diod zwotnych falownika maszynowego. Pozyskane dane w fomie tekstowej zostały włączone do pogamu symulacyjnego jako wekto typu float, z któego dane pobieane są do obliczeń. Pogam działa w pętli nieskończonej a liczniki ustawione są tak, by algoytm za każdym zakończeniem danych w wektoze dokonywał ich pzesunięcia. Ze względu na pzesłanki paktyczne oganiczono się do zapezentowania skuteczności działania algoytmu dla jednego ozmiau wektoa wejściowego funkcji fft51 dla 51 póbek pomiaowych. Wpowadzone do testowanego pogamu watości napięcia fazowego pochodzące z pomiau oscyloskopowego można oglądać w fomie pzebiegów czasowych. VisualDSP++ 5.0 dysponuje możliwością stwozenia analizy FFT z podanego pzebiegu a pzykładowy efekt działania funkcji FFT pokazany jest na ys. 4. Rys. 4. Pzebieg czasowy napięcia fazy L1 pądnicy wpowadzony do pogamu testującego Funkcja wykywająca częstotliwość podstawowej hamonicznej wywoływana jest w pzewaniu pocesoa DSP, któy w tym czasie komunikuje się z układem FPGA m.in. odczytując watości pzetwoników A/D i wystawiając steowania pzekształtnikiem. Aby wykozystać wbudowaną funkcję fft należy pzygotować wekto z danymi pochodzącymi z pomiaów w czasie zeczywistym. Z uwagi na dużą szybkość pzetwazania sygnałów istnieje konieczność edukcji danych. Redukcja polega na wyboze tylko niektóych póbek, któe wpisywane są do wektoa wejściowego funkcji fft. Rozwiązanie takie powoduje, że tacona jest wpawdzie część infomacji dotycząca spektum częstotli-
Badania symulacyjne i ekspeymentalne układu synchonizacji... 63 wości badanego napięcia ale ze względu na konieczność wykywania niskich częstotliwości, takie uposzczenie jest zasadne i nie wpływa na pawidłowość wykywania częstotliwości napięcia pądnicy w założonym zakesie. W pzypadku pzetwazania danych w czasie zeczywistym, aby ustzec się tzw. pzecieku widmowego widocznego pzy początkach i końcach pomiaów wpisywane do bufoa o nazwie Wekto dane mnożone są pzez funkcję okna Hanninga [4]. Odpowiedni fagment kodu pogamu wygląda jak następuje: Wekto[i]=0.54-0.46*cos(*PI*i/(UM_POITS-1)) (3) gdzie UM_POITS oznacza ilość punktów poddawanych FFT, i nume iteacji wykonywanego kodu. W paktyce do wyszukiwania częstotliwości podstawowej hamonicznej napięć sinusoidalnych lub nieodkształconych wystaczające jest zastosowanie czasowego okna postokątnego. W efekcie działania funkcja fft wpisuje do wektoów watości wielkości wyjściowej w fomie zespolonej (eal_, imag_) zatem do znalezienia watości maksymalnej należy wyznaczyć moduł zgodnie z zależnościami wziętymi z kodu pogamu w języku C: float eal_ = (eal_output[i])*(eal_output[i]); float imag_ = (imag_output[i])*(imag_output[i]); eal_input[i] = sqtf(eal_ + imag_); gdzie: eal_output i imag_output to wektoy zawieające watości funkcji wyznaczone pzez funkcję fft, eal_input oznacza wekto zawieający wyliczone watości modułów. W następnym koku tablica zawieająca moduły jest ekuencyjnie pzeszukiwana i w tym czasie zapisywana jest watość maksymalna poszukiwanego pążka częstotliwości napięcia pądnicy oaz odpowiadającą jej częstotliwość. Po znalezieniu numeu pążka częstotliwości podstawowej należy obliczyć watość częstotliwości za pomocą zależności: Częstotliwość = póbka*fs/(um_poits/coktora) gdzie: póbka oznacza nume pążka odpowiedni dla podstawowej hamonicznej, Fs to częstotliwość póbkowania, COKTORA to watość edukująca ilość zapisywanych póbek. 3. IMPLEMETACJA ALGORYTMU FFT W UKŁADZIE EKSPERYMETALYM I PRZYKŁADOWE WYIKI DZIAŁAIA PROGRAMU Układ ekspeymentalny składa się z komputea PC z zainstalowanym opogamowaniem współpacującym z pzekształtnikiem za pośednictwem intefejsu USB. W pzekształtniku zainstalowana jest płyta wyposażona w poceso sygnałowy Analog Devices ADSP-1363 oaz układ FPGA fimy Altea. Bada-
64 Maciej Kozak nia wykonywano pzy stałej i zmieniającej się w czasie pędkości obotowej pądnicy synchonicznej. Układ pomiaowy ejestował dane pochodzące z pzetwonika napięcia, któe były wpisywane do maciezy w czasie wykonywanego podpogamu pzewania. W pzewaniu były wykonywane ównież obliczenia częstotliwości wiowania pądnicy. Geneato użyty w badaniach napędzany był silnikiem asynchonicznym klatkowym. apęd maszyny indukcyjnej klatkowej stanowił falownik wektoowy. 3.1. Wyniki testów dla ustalonych pędkości wiowania geneatoa Pzepowadzone testy ekspeymentalne stwozonego opogamowania objęły m.in. badania skuteczności działania algoytmu w stanie ustalonym. a falowniku wektoowym steującym maszyną asynchoniczną nastawiano watości pędkości obotowe maszyn a następnie ejestowano watości infomujące o amplitudzie i częstotliwości napięcia geneowanego pzez pądnicę w fazie L1. Rys. 5. Pzykładowe pzebiegi napięć i wyznaczonych częstotliwości zaejestowane w układzie ekspeymentalnym Jak pokazano na ysunku 5, pzebiegi napięć zostały zmodyfikowane pzez pzemnożenie ich pzez współczynniki okna czasowego Hanninga, co spowodowało znaczną zmianę ich kształtu. 3.. Wyniki badań ekspeymentalnych dla zmiennych pędkości wiowania geneatoa synchonicznego W takcie pojektowania systemu założono, że poces synchonizacji może być ozpoczęty także w chwili dynamicznej zmiany pędkości wiowania geneatoa. W klasycznych układach pądnic synchonicznych takie zagadnienie do tej poy nie występowało ze względu na stałą pędkość wiowania geneatoa. Pomiay były wykonywane w sposób podobny jak w stanie ustalonym wiowania geneatoa.
Badania symulacyjne i ekspeymentalne układu synchonizacji... 65 Rys. 6. Zmiana pędkości wiowania geneatoa i zaejestowane watości częstotliwości i napięcia fazy L1 Pędkość wiowania pądnicy zwiększono płynnie z 10 Hz do 50 Hz. Można zaobsewować skokowe odczyty częstotliwości a także opóźnienie wynikające z konieczności akwizycji póbek a następnie ich pzetwozenia. Czas niezbędny do wykonania algoytmu FFT dla zestawu 4096 póbek z któych wybane jest 51 wynosi 615 ms co jest watością dużą i oganicza zakes stosowania poponowanej metody do synchonizacji układów elektomaszynowych o niezbyt dużych szybkościach zmian pędkości wiowania. 4. WIOSKI KOŃCOWE Śodowisko pogamistyczne VisualDSP++ 5.0 daje możliwość nie tylko twozenia kodu wykonywalnego dla odziny pocesoów ADSP, lecz ównież dzięki wbudowanemu symulatoowi pocesoów sygnałowych i debugea umożliwia testowanie kodu w czasie zeczywistym. Dodatkowe funkcje takie jak podgląd zawatości wektoów i maciezy a także nazędzia analizy sygnałów czynią pogam ten niezwykle pzydatnym w twozeniu nowego kodu dla pocesoów sygnałowych. Pzedstawiony algoytm szukania częstotliwości pądnicy synchonicznej został napisany i pzetestowany w śodowisku VisualDSP++ 5.0. Po uuchomieniu opisanej funkcji w zeczywistym układzie steowania geneatoem okazało się, że wyznaczone watości częstotliwości paktycznie nie óżnią się od zeczywistych. Pozwoliło to na użycie poponowanego pogamu jako jednego z elementów służących do popawnego synchonizowania falownika maszynowego z wiującą i geneującą napięcie pądnicą.
66 Maciej Kozak LITERATURA [1] VisualDSP++ 5.0 Run-Time Libay Manual fo SHARC Pocessos, Analog Devices, Inc. One Technology Way owood, Mass. Januay 011. [] Self-egulating altenatos seies btp3 Opeating and maintenance instuctions [online]. Mecc Alte, 011 [dostęp 01.0.016]. Dostępny w Intenecie: <http://www.meccalte.com/send_file.php?fileid=btp3%0manuale>. [3] Pzemiennik częstotliwości MMB005 PMSM, instukcja użytkownika, Gdańsk 014, MMB Dives Sp. z o.o. [4] Pess H. W., Teukolsky A.S., Vetteling T.W., Flanney P. B., umeical Recipes in C. The At of Scientific Computing. Second Edition, Cambidge Univesity Pess, 00, ISB 0-51-43108-5. SIMULATIOS AD EXPERIMETAL RESULTS OF SYCHROIZATIO PROCESS OF VOLTAGE IVERTER WITH SYCHROOUS GEERATOR WITH USE OF VISUALDSP++ 5.0 SOFTWARE In the pape use of softwae algoithm of invete and otating geneato synchonization is investigated. Pesented algoithm is based on fast Fouie tansfom adix- type and allows obtain infomation on otational speed of synchonous geneato which is needed fo synchonization puposes. Thee ae pesented simulation esults pefomed with use of VisualDSP++ 5.0 along with effects of eal time invete opeation. (Received:. 0. 016, evised: 4. 03. 016)