Automatyzacja i rootyzacja procesów produkcyjnych materiały: www.uz.zgora.pl/~ipajak Układy cyfrowe f.1/1
Plan wykładu Układy logiczne: kominacyjne i sekwencyjne modele: algera Boole a, automaty skończone, realizacja funkcji logicznych, wyrane sposoy realizacji elementów logicznych. Programowalne sterowniki logiczne PLC architektura sterownika, programowanie sterowników (norma IEC 61131-3): typy danych, zmiennych, języki programowania: LD, IL, ST, FBD, metoda SFC. Układy cyfrowe f.1/2
Literatura Układy logiczne J. Siwiński Układy przełączające w automatyce, WNT, Warszawa 1980 W. Szejach Automatyka, elementy i układy przełączające, Wydawnictwa Politechniki Warszawskiej, Warszawa 1981 Sterowniki PLC B. Broel Plater Układy wykorzystujące sterowniki PLC, PWN, Warszawa 2008 J. Kasprzyk Programowanie sterowników przemysłowych, WNT, Warszawa 2006 T. Mikulczyński Automatyzacja procesów produkcyjnych, WNT, Warszawa 2006 M. Szafarczyk, D. Śniegulska-Grądzka, R. Wypisiński Podstawy układów sterowań cyfrowych i komputerowych, PWN, Warszawa 2007. Układy cyfrowe f.1/3
Układy cyfrowe Układy cyfrowe to układy których sygnały są sygnałami cyfrowymi (tzn. są dyskretne w czasie i mają dyskretne wartości). Układy te są podstawowymi układami sterowania stosowanymi do automatyzacji procesów produkcyjnych. Wykorzystanie cyfrowych urządzeń sterujących w przypadku występowania sygnałów analogowych wymaga stosowania przetworników A/C i C/A. Zalety układów cyfrowych duża odporność na zakłócenia, większa niezawodność układów, łatwość zapamiętywania i przechowywania informacji cyfrowych, duża dokładność przetwarzania (zależy od dokładności informacji wejściowych), możliwość realizacji złożonych algorytmów przetwarzania sygnałów, niski koszt w stosunku do realizowanych funkcji. Przetwornik A/C zamienia sygnał analogowy na sygnał cyfrowy, zamiana przeiega w trzech etapach: prókowanie, kwantowanie i kodowanie (kodowanie to proces polegający na przyporządkowaniu określonej informacji ustalonego zestawu symoli, w tym przypadku wartości liczowej odpowiadającej otrzymanemu poziomowi kwantowania przypisywany jest jej kod zwykle naturalny kod dwójkowy czy kod BCD). Przetwornik C/A zamienia sygnał cyfrowy na analogowy. Układy cyfrowe f.1/4
Kody liczowe Kod to dowolnie uporządkowany układ symoli przedstawiających słowa, liczy, informacje. Symolami wykorzystywanymi przez kody liczowy są cyfry. Naturalny kod dwójkowy (inarny) jest kodem wagowym (pozycyjnym) wykorzystującym do kodowania cyfry 0 i 1, każda pozycja (it) kodu ma określoną wagę: waga i-tej pozycji w n pozycyjnym kodzie wynosi 2 i gdzie i = 0, 1, 2,, n 1. 46 10 = 1 2 5 + 0 2 4 + 1 2 3 + 1 2 2 + 1 2 1 + 0 2 0 = 101110 2 Kody dwójkowo dziesiętne (BCD, ang. Binary Coded Decimal) to kody służące do dwójkowego zakodowania cyfr dziesiętnych (0, 1,.., 9). Do kodowania dziesięciu cyfr potrzeny jest co najmniej 4 itowy kod dwójkowy. W najprostszych kodach BCD każda cyfra jest kodowana przy pomocy dwójkowego kodu wagowego stosowane są różne kominacje wag dla poszczególnych pozycji np. 8421, 7421, 2421, 5211. Kod BCD 8421 jest nazywany naturalnym kodem BCD lu po prostu BCD. 46 10 = 0100 0110 BCD cyfra dziesiętna wagi kodów 8421 7421 2421 5211 0 0000 0000 0000 0000 1 0001 0001 0001 0001 2 0010 0010 0010 0011 3 0011 0011 0011 0101 4 0100 0100 0100 0111 5 0101 0101 1011 1000 6 0110 0110 1100 1001 7 0111 1000 1101 1011 8 1000 1001 1110 1101 9 1001 1010 1111 1111 Układy cyfrowe f.1/5
Kody liczowe kod Graya Kod Graya należy do grupy kodów refleksyjnych (dwie kolejne liczy kodu refleksyjnego różnią się tylko jedną pozycją). N pozycyjny kod Graya można utworzyć z kodu n 1 pozycyjnego zgodnie z następującym algorytmem: do układu symoli kodu n 1 pozycyjnego należy dopisać jeszcze raz te same symole ale w odwrotnej kolejności, do pierwotnych symoli z przodu dopisać cyfrę 0 a do symoli dopisanych 1. Konstrukcja 3-pozycyjnego kodu Graya kod 1-poz. po odiciu 0 0 00 1 1 01 1 11 0 10 kod 2-poz kod 2-poz. po odiciu kod 3-poz 00 00 000 01 01 001 11 11 011 10 10 010 10 110 11 111 01 101 00 100 Układy cyfrowe f.1/6
Układy cyfrowe pojęcia pokrewne Układ przełączający układ cyfrowy. Układ zudowany z tzw. elementów przełączających, elementy te mogą yć w stanie włączenia (przewodzenia) i wyłączenia (lokowania). Układ logiczny model matematyczny układu cyfrowego oparty na algerze Boole a; często określenie układ logiczny jest stosowane zamiennie z określeniem układ cyfrowy. Teoria układów cyfrowych oparta jest na logice matematycznej, głównie na rachunku zdań. Podstawowe znaczenie ma dwuelementowa algera Boole a, która jest sformalizowanym uogólnieniem rachunku zdań. Automat skończony model matematyczny układu cyfrowego zdefiniowany w teorii automatów; automat skończony jest układem który może znajdować się w jednym ze skończonej liczy stanów, każda zmiana wejść automatu powoduje zmianę jego stanu, działanie automatu można przedstawić np. przy pomocy grafu którego wierzchołki odpowiadają stanom automatu a gałęzie oznaczają przejście pomiędzy stanami wymuszane określonymi sygnałami wejściowymi. drzwi zamknięte Rys. 1. Model automatu realizującego sterowanie drzwiami otwórz czujnik zamknięte drzwi otwierają się czujnik nie można zamknąć drzwi zamykają się czujnik otwarte zamknij drzwi otwarte Układy cyfrowe f.1/7
Układy cyfrowe klasyfikacja Klasyfikacja ze względy na sposó przetwarzania sygnałów układy kominacyjne każda kominacja wartości sygnałów wejściowych (tzw. stan wejść) określa jednoznacznie kominację wartości sygnałów wyjściowych (tzw. stan wyjść), układy te nazywane są również układami ez pamięci, układy sekwencyjne istnieje przynajmniej jeden stan wejść któremu odpowiada kilka stanów wyjść, układy nazywane są również układami z pamięcią. Klasyfikacja ze względu na rodzaj elementów konstrukcyjnych użytych do opisu układów układy konstruowane z ramek i przerzutników, układy konstruowane z tzw. loków funkcjonalnych (typowe loki funkcjonalne to multipleksery, demultipleksery, dekodery, sumatory, komparatory, rejestry, liczniki i pamięci). Klasyfikacja ze względu na metodę realizacji układy stykowe (przekaźnikowe) elementy przełączające: przyciski, przekaźniki, itp. układy złożone z półprzewodnikowych elementów elektronicznych elementy przełączające udowane z pojedynczych tranzystorów, diod, rezystorów; realizowane jako układy scalone zawierające od kilku do setek tysięcy ramek: skala integracji SSI, MSI, LSI, VLSI, w różnych technologiach: TTL, CMOS,..., produkowane jako układy uniwersalne lu wg projektu użytkownika (ASIC, PLD), układy procesorowe, układy złożone z elementów pneumatycznych, układy złożone z elementów hydraulicznych. Układy cyfrowe f.1/8
Wyrane elementy przełączające Elementy stykowe elementy posiadające zestyki lu ich zespoły. Wyróżnia się: zestyki zwierne (zestyki normalnie otwarte, NO,, ), zestyki rozwierne (zestyki normalnie zamknięte, NZ,, ). Zestyki mogą yć uruchamiane ręcznie (np. przyciski), mechanicznie (np. łączniki krańcowe) czy zdalnie (np. przekaźniki przełączanie odywa się z wykorzystaniem siły elektromagnetycznej). a) ) symol styki owodu cewki zestyk rozwierny zestyk zwierny kotwica symol zestyk rozwierny zestyk zwierny rdzeń uzwojenie Rys. 2. Elementy przełączające stykowe a) przycisk, ) przekaźnik. a) ) c) Rys. 3. Stykowa realizacja a) negacji, ) koniunkcji, c) alternatywy (wej. stan zestyków NO, wyj. stan zestyku przekaźnika) Układy cyfrowe f.1/9
Wyrane elementy przełączające Elementy półprzewodnikowe udowane z diod, tranzystorów, rezystorów i kondensatorów mogą realizować w zależności od wzajemnego połączenia różne funkcje przełączające. a) ) c) x + R y= x x 1 x 2 y= x 1 + x 2 U R x 1 +U R x 2 y= x 1 x 2 Rys. 4. Układy przełączające półprzewodnikowe realizujące funkcje logiczne a) negację, ) koniunkcję i c) alternatywę dla dodatniej konwencji sygnałów logicznych tzn. napięcie o wartości +U oznacza sygnał 1, napięcie liskie 0 oznacza sygnał o wartości 0. Układy cyfrowe f.1/10
Wyrane elementy przełączające Pneumatyczne elementy przełączające udowane są jako suwakowe czy gniazdowe zawory rozdzielające. Zawory te określają drogę (tzn. początek, koniec i kierunek) przepływu czynnika rooczego, którym jest najczęściej powietrze. Sygnałami wejściowymi elementów są sygnały 0 najczęściej ciśnienie atmosferyczne i 1 ciśnienie zasilania. Zależnie od konstrukcji mogą realizować różne funkcje przełączające. a) ) symol zaworu 1 2 3 1 2 3 1 przyłącze zasilania 2 przyłącze roocze 3 odpowietrzenie Rys. 5. Zawór rozdzielający 3/2 (o trzech przyłączach i dwóch położeniach) realizujący funkcję powtórzenia a) zawór w położeniu początkowym (wej. = 0, wyj. = 0), ) zawór po przełączeniu (wej. = 1, wyj. = 1). 2 2 a) ) c) 2 2 1 3 1 3 1 3 1 3 Rys. 6. Zawór rozdzielający 3/2 realizujący a) negację ) koniunkcję c) alternatywę (wej. położenie suwaka, wyj. ciśnienie przyłącza rooczego) Układy cyfrowe f.1/11
Układy kominacyjne Przykład 1. Urządzenie sortujące powinno umieścić adane detale w jednym z dwóch pojemników. Przed przesunięciem detalu do odpowiedniego pojemnika, adane są przy pomocy odpowiednich czujników trzy cechy (a,, c) każdego z nich. Każdy z czujników sygnalizuje zadaną przez sieie cechę jedną z dwóch wartości (1 wartość prawidłowa, 0 wartość nieprawidłowa). Detal powinien trafić do pojemnika I jeżeli co najmniej dwie cechy mają prawidłowe wartości i jedną z nich jest cecha a, w przeciwnym razie powinien yć przesunięty do pojemnika II. Należy zaprojektować urządzenie sterujące w taki sposó ay generowało odpowiedni sygnał sterujący dla zwrotnicy urządzenia sortującego. Zwrotnica w stanie załączonym (z = 1) powoduje, że detal trafia do pojemnika I, w stanie nie załączonym (z = 0) kieruje detal do pojemnika II. a) ) c) a c a z = 1 z z = 0 pojemnik II urządzenie c sterujące pojemnik I Rys. 7. Ilustracja zadania a) schemat urządzenia sortującego, ) i c) schemat i talica prawdy urządzenia sterującego zwrotnicą. a c z 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 Układy cyfrowe f.1/12
Dwuelementowa algera Boole a Dwuelementowa algera Boole a jest sformalizowanym uogólnieniem rachunku zdań. Jest ona definiowana jako układ: gdzie: B = ({0, 1}, +,,, 0, 1), {0, 1} ziór elementów algery; 0,1 stałe algery; jednoargumentowa operacja negacji; +, dwuargumentowe operacje odpowiednio: alternatywy (sumy), koniunkcji (iloczynu) Operacje alternatywy, koniunkcji, negacji definiowane są w sposó następujący: alternatywa a a+ 0 0 0 0 1 1 1 0 1 1 1 1 koniunkcja a a 0 0 0 0 1 0 1 0 0 1 1 1 negacja a ā 0 1 1 0 Uwaga! Symol jest często pomijany, tzn. operacja a jest zapisywana jako a. Układy cyfrowe f.1/13
Prawa algery Boole a Prawa istnienia elementu identycznościowego a + 0 = 0 + a = a Prawa istnienia dopełnienia a 1 = 1 a = a a a 1 a a 0 Prawa przemienności a + = + a Prawa łączności a = a Prawa sklejania Prawo podwójnej negacji a a Inne własności a + ( + c) = (a + ) + c a ( c) = (a ) c a 0 = 0 Prawa rozdzielności a + 1 = 1 a ( + c) = a + a c a + c = (a + ) (a + c) Prawa de Morgana a a Prawa idempodentności a + a = a Prawa pochłaniania a + a = a a a a a = a a (a + ) = a a a a a a a Prawa de Morgana dla wielu argumentów a c d acd acd a c d Układy cyfrowe f.1/14
Funkcje oolowskie Funkcją oolowską (logiczną, przełączającą) nazywane jest odwzorowanie postaci: f: X Y, gdzie: X {0, 1} n = {0, 1} {0, 1} {0, 1}; Y {0, 1}; n (elementami dziedziny X są więc n-elementowe ciągi ędące kominacjami zerojedynkowymi). Jeżeli X = {0, 1} n to funkcja jest nazywana funkcją zupełną, w przeciwnym przypadku: funkcją niezupełną lu funkcją nie w pełni określoną. Stosowane sposoy reprezentacji funkcji oolowskich opis słowny (np. funkcja przyjmuje wartość 1 wtedy i tylko wtedy gdy jej oydwa argumenty są różne), talice prawdy, wyrażenia oolowskie (np. a a, wyrażenie zawierające zmienne oolowskie i operatory +,, ), talice Karnaugha (zmodyfikowane talice prawdy) a f 0 0 0 a 0 1 0 1 1 0 0 1 1 0 1 1 1 0 1 1 0 Układy cyfrowe f.1/15
Funkcje oolowskie postacie kanoniczne Każdą funkcję oolowską n zmiennych f (x 1, x 2,, x n ) można zapisać w postaci: Dowód jesli jesli f x 1, x 2,, f 1, x 2,, x 1 f 0, x 2,, x 1 1, x2,, f 1, x2,, 1 f 0, x2,, 0 f 1, x,, 0, x,, x f 1, x,, x 0 f 0, x,, x 1 f 0, x,, x : x 1 to: f 2 1 : x1 0 to: f 2 n 2 n 2 n 2 Postać (1) jest nazywana rozwinięciem funkcji ze względu na zmienną x 1. n (1) Podonie funkcje f (1, x 2,, x n ) i f (0, x 2,, x n ) można rozwinąć ze względu na zmienną x 2 : f f 1, x2,, f 1,1,, x2 f 1,0,, x2 0, x2,, f 0,1,, x2 f 0,0,, x2 Po podstawieniu (2) do (1) otrzymuje się: f x1, x2,, f 1,1,, x1 x2 f 1,0,, x1 x2 f 0,1,, x1 x2 f 0,0,, x1 x2 Operację rozwijania można przeprowadzić dla wszystkich zmiennych x 1, x 2,, x n, otrzymuje się wtedy kanoniczną postać dysjunkcyjną funkcji. (2) Układy cyfrowe f.1/16
Funkcje oolowskie postacie kanoniczne Kanoniczna postać dysjunkcyjna (alternatywna) funkcji f x, x,, x f 1,1,,1 x x x f 0,1,, 1 2 n 1 2 n 1 x1 x2 f 1,0,,1 x x x f 1,1,, x x x Kanoniczna postać koniunkcyjna funkcji f 1 2 n 0 1 2 0,0,,1 x1 x2 f 0,0,, 0 x1 x2 Podonie można pokazać, że funkcja n zmiennych f (x 1, x 2,, x n ) może yć zapisana w postaci: f x1 1 0,0,, 1, x1, x2,, f 0,0,,0 x1 x2 f 1,0,, 0 f 0,1,,0 x x2 f f 1,1,,0 x x x f 1,1, x2 x x x 1 2 n 1 2 n 1 x1 x2 x n Iloczyn wszystkich argumentów funkcji z negacjami lu ez nazywany jest iloczynem pełnym. Suma wszystkich argumentów funkcji z negacjami lu ez jest nazywana sumą pełną. Uwaga! Podczas tworzenia kanonicznej postaci dysjunkcyjnej, można uwzględniać tylko te iloczyny pełne dla których związana z nimi wartość funkcji wynosi 1. Podczas tworzenia kanonicznej postaci koniunkcyjnej, można uwzględniać tylko te sumy pełne dla których związana z nimi wartość funkcji wynosi 0. n Układy cyfrowe f.1/17
Funkcje oolowskie postacie kanoniczne Przykład 2. Podać a następnie uprościć postacie kanoniczne funkcji opisującej działanie urządzenia z przykładu 1. a c z 1 1 1 1 1 1 0 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 Kanoniczna postać dysjunkcyjna a, c ac ac ac z f, z prawa idempodentności: ac ac ac więc z f a,, c ac ac ac a z prawa sklejania: ac ac a ostatecznie z a ac oraz Kanoniczna postać koniunkcyjna z f a,, c ( a c) ( a c) ( a c) ( a c) ( a c) c ac ac z prawa sklejania: ( a c) ( a c) a, ( a c) ( a c) a, ( a ) ( a ) a więc z ( a c) a z prawa rozdzielności: z a ( a c) aa a ac ostatecznie z a ac a c ac Wszystkie postacie są równoważne Układy cyfrowe f.1/18
Schematy logiczne Przyjmując dla operacji logicznych pewne umowne symole graficzne można dowolne wyrażenie oolowskie przedstawić w postaci schematu logicznego. Operacja 1. sposó oznaczeń 2. sposó oznaczeń 3. sposó oznaczeń koniunkcja (AND) alternatywa (OR) & 1 negacja (NOT) negacja koniunkcji (NAND) negacja alternatywy (NOR) & 1 1 & Rys. 8. Symole stosowane do oznaczenia wyranych operacji logicznych. Układy cyfrowe f.1/19
Schematy logiczne Przykład 3. Narysować schemat logiczny urządzenia sterującego z przykładu 1. W przykładzie 2. zostały wyprowadzone cztery równoważne postacie funkcji logicznej opisujące pracę urządzenia (oznaczone zostały jako: z I, z II, z III i z IV ). z I ac ac ac a c & & & 1 z II a c ( a c) ( a c) ( a c) ( a c) ( a c) 1 1 1 & z III a ac a c & & 1 1 1 z IV a a c c 1 & Rys. 9. Schematy logiczne urządzenia dla wyrażeń oolowskich w postaci z I, z II, z III i z IV. Układy cyfrowe f.1/20
Schematy układów stykowych Struktura układów cyfrowych realizowanych w technologii stykowo przekaźnikowej może yć przedstawiana na tzw. schematach owodowych (drainkowych). Na schematach: każdy element lu urządzenie owodu elektrycznego ma swoją gałąź lu tzw. tor prądowy, gałęzie rysowane są jako pionowe i umieszczane jedna ook drugiej, zestyki przekaźników umieszcza się w gałęziach w zależności od wykonywanego przez nie zadania, nie jest ezpośrednio uwzględniania konstrukcja przekaźnika tzn. cewka i zestyki przekaźnika mogą leżeć w różnych gałęziach, związek cewki z zestykami przekaźnika wynika z oznaczeń: cewki przekaźników oznaczane są wielkimi literami a ich zestyki tymi samymi literami ale małymi, zestyki zwierne oznaczane są małymi literami, zestyki rozwierne małymi literami z kreską nad literą, koniunkcja argumentów funkcji logicznej odpowiada szeregowemu połączeniu odpowiednich zestyków, alternatywa argumentów funkcji logicznej odpowiada równoległemu połączeniu odpowiednich zestyków, a y x X y X a x y x Y y x Y Układy cyfrowe f.1/21
Schematy układów stykowych Przykład 4. Narysować schemat owodowy urządzenia sterującego z przykładu 1. zakładając, że pracę urządzenia opisują cztery równoważne funkcje logiczne: z I, z II, z III i z IV. z I z II z III z IV ac ac ac ( a c) ( a c) ( a c) ( a c) ( a c) a ac a c a c a c a a a a c a c a a a c c c a c c c Z I Z II Z III Z IV Rys. 10. Schematy owodowe urządzenia dla wyrażeń oolowskich w postaci z I, z II, z III i z IV. Układy cyfrowe f.1/22
Minimalizacja funkcji logicznych Celem minimalizacji funkcji logicznej jest doprowadzenie tej funkcji do postaci o możliwie najmniejszej liczie argumentów i najmniejszej liczie operacji logicznych. Minimalizację można przeprowadzić wykorzystując: prawa algery Boole a, talice Karnaugha (inaczej: kraty Veitcha lu cykliczne siatki zależności) talice te ułatwiają stosowanie praw sklejania: a a a a a a sąsiedztwo geometryczne kratek talicy odpowiada sąsiedztwu logicznemu wyrażeń reprezentowanych przez te kratki (dwa wyrażenia oolowskie określone dla tych samych argumentów z negacjami lu ez, są wyrażeniami sąsiednimi logicznie jeśli różnią się postacią jednego argumentu), wyrażenia sąsiednie logicznie można skleić np.: ac d ac d acd ac d ac d ac d ac d acd acd ac w praktyce metoda jest stosowana do minimalizacji funkcji o liczie argumentów 6, metodę QMC (Quine a McCluskeya) stosowana do minimalizacji funkcji logicznych o dowolnej liczie argumentów. Układy cyfrowe f.1/23
Talice Karnaugha Zupełna funkcja oolowska n zmiennych jest określona dla wszystkich możliwych kominacji sygnałów wejściowych tzn. dziedzina jest zudowana z 2 n elementów. Talica Karnaugha jest kwadratową lu prostokątną siatką zudowaną z 2 n kratek (dla parzystej liczy sygnałów wejściowych talica ma kształt kwadratu o wymiarach 2 0.5n 2 0.5n, dla nieparzystej prostokąta o wymiarach 2 0.5(n 1) 2 0.5(n+1) )). Do opisania adresu (nr wiersza i kolumny) kratek wykorzystywany jest kod Graya. Adres kratki wyznacza jednoznacznie wartości argumentów funkcji, wartość funkcji (tzn. 0 lu 1) odpowiadającą tym argumentom jest wpisywana we wnętrzu kratki. a) ) c) a 0 1 0 1 c a 00 01 11 10 0 1 cd a 00 01 11 10 00 01 11 10 Rys. 11. Talice Karnaugha dla funkcji o: a) n=2, ) n=3 i c) n=4 zmiennych. Układy cyfrowe f.1/24
Talice Karnaugha Przykład 5. Wypełnić talicę Karnaugha opisującą pracę urządzenia z przykładu 1. a) c) a c z 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 ) c a 00 01 11 10 0 0 0 0 0 1 0 1 1 1 d) c a 10 11 01 00 1 1 1 1 0 0 0 0 0 0 a c 00 01 11 10 0 0 0 1 0 1 0 0 1 1 Rys. 12. a) Talica prawdy urządzenia, ), c), d) talice Karnaugha dla różnej kolejności oznaczeń wierszy i kolumn Układy cyfrowe f.1/25
Talice Karnaugha Każda kratka talicy odpowiada jednej kominacji zmiennych wejściowych (jednemu pełnemu iloczynowi kanoniczej postaci dysjunkcyjnej lu jednej pełnej sumie kanonicznej postaci koniunkcyjnej). Podonie jak w przypadku talic prawdy: iloczyn pełny odpowiadający wyranej kratce udowany jest w postaci iloczynu argumentów funkcji (argument jest negowany jeżeli odpowiada sygnałowi o wartości 0), suma pełna odpowiadająca wyranej kratce udowana jest w postaci sumy argumentów funkcji (argument jest negowany jeżeli odpowiada sygnałowi o wartości 1). a c ac c a 00 01 11 10 0 1 ac ac a c a c Sąsiednie kratki odpowiadają wyrażeniom sąsiednim logicznie, np.: ac i ac, a c i a c Sąsiednimi są również kratki skrajne: dla 3 zmiennych należy wyorazić soie, że sklejone są lewy i prawy rzeg talicy, sąsiednimi są więc np.: ac, a c a c Sąsiedztwo dla 4 zmiennych wprowadzają sklejone rzegi lewy i prawy oraz górny i dolny, dla 5 i 6 zmiennych wprowadzane są dodatkowe linie, które wyznaczają dodatkowe sąsiedztwa. ac i i Układy cyfrowe f.1/26
Minimalizacja funkcji logicznych: talice Karnaugha Talice Karnaugha ułatwiają stosowanie praw sklejania wyodręniając jak najmniejszą liczę jak największych grup, które pokrywają wszystkie jedynki lu zera funkcji otrzymuje się postać funkcji zawierającą minimalną liczę operatorów logicznych. Sklejanie iloczynów pełnych prowadzi do normalnej postaci dysjunkcyjnej, a sklejanie sum pełnych do normalnej postaci koniunkcyjnej. Normalna postać dysjunkcyjna (koniunkcyjna) jest sumą iloczynów (iloczynem sum) dowolnej liczy argumentów funkcji z negacjami lu ez. Metoda Karnaugha prowadząc do wyznaczenia minimalnej normalnej postaci dysjunkcyjnej (koniunkcyjnej) polega na: wyszukiwaniu i zaznaczeniu wśród niezaznaczonych jeszcze kratek talicy samodzielnych grup jedynek (zer) oejmujących 2 n kratek (n =, 3, 2, 1, 0) jeżeli po wyodręnieniu wszystkich samodzielnych grup pozostają jeszcze niezaznaczone jedynki (zera) to należy je połączyć z kratkami zaznaczonymi tak ay zaznaczona w ten sposó grupa reprezentowała iloczyn (sumę) o najmniejszej liczie argumentów. Układy cyfrowe f.1/27
Minimalizacja funkcji logicznych: talice Karnaugha Przykład 6. Przeprowadzić minimalizację funkcji logicznej opisującej pracę urządzenia z przykładu 1. (talica Karnaugha funkcji została podana w przykładzie 5.). c a 00 01 11 10 0 0 0 0 0 1 0 1 1 1 a c a c c Minimalna normalna postać dysjunkcyjna Ostatecznie: lu z = a + a c z = a ( + c) na dwa sposoy można wyodręnić dwuelementową grupę zudowaną z jedynek (załóżmy, że zaznaczona została grupa oznaczona *), pozostała jedynka musi tworzyć grupę z już zaznaczoną jedynką (grupa **), ostatecznie: z = a + a c. Minimalna normalna postać koniunkcyjna można wyodręnić czteroelementową grupę zudowaną z zer (grupa ) pozostałe zero musi tworzyć grupę z już zaznaczonym zerem (grupa ) ostatecznie: z = a ( + c). ac * ac ac ** ac ac a a c a c a c a c a a a Układy cyfrowe f.1/28
Hazard w układach logicznych Hazard zjawisko polegające na tym, że poprawnie logicznie zaprojektowany układ może w pewnych warunkach na skutek niedokładności swoich elementów składowych działać nieprawidłowo. Nieprawidłowa praca układów kominacyjnych polega na krótkotrwałym pojawieniu się na wyjściu układu łędnego sygnału. Źródła hazardu w układach stykowych zakłada się np. że zmiana stanu przekaźnika powoduje równoczesne przełączenie zestyków zwiernego i rozwiernego w praktyce przełączenie może nie yć równoczesne, w układach ezstykowych sygnały wejściowe są przetwarzane równolegle, czas przejścia sygnału dla każdej ze ścieżek może yć różny (czasy działania elementów przełączających oraz ich ilość mogą yć różne) stąd sygnał na wyjściu nie zawsze musi odpowiadać aktualnym sygnałom wejściowym. Eliminacja hazardu Eliminacja hazardu polega na dołączaniu do układu dodatkowych elementów uniemożliwiających powstanie hazardu są to tzw. grupy antyhazardowe. W talicy Karnaugha układu w którym występuje hazard znajdują się grupy, które nie są połączone z innymi grupami. Grupy jedynek (zer) należy wyodręniać w taki sposó ay każda para sąsiednich kratek talicy znajdowała się w tej samej wspólnej grupie. Układy cyfrowe f.1/29
Hazard w układach logicznych Przykład 7. Zudować ezhazardowy układ sterujący zwrotnicą urządzenia z sortującego. Zwrotnica powinna yć załączona (z = 1) jeżeli co najmniej dwie cechy detalu mają prawidłowe wartości i jedną z nich jest cecha a alo prawidłową wartość ma wyłącznie cecha, w przeciwnych przypadkach zwrotnicę należy wyłączać (z = 0). c a 00 01 11 10 0 0 0 0 1 1 0 1 1 1 * ** a c a c *** W talicy Karnaugha układu można wyodręnić trzy dwuelementowe grupy jedynek, przy czym grupy (*) i (***) pokrywają wszystkie jedynki talicy. Funkcję logiczną opisującą działanie urządzenia można zapisać w postaci: z I ac c, lu gdyy została uwzględniona grupa (**), w postaci: z II ac c a. W układzie opisanym funkcją z I występuje hazard. Układ opisany funkcją z II nie ma tej wady. Grupa ** jest grupą antyhazardową. Układy cyfrowe f.1/30
Hazard w układach logicznych W układzie opisanym funkcją z I łędna wartość sygnału na wyjściu pojawia się w przypadku gdy po detalu o cechach a = = c = 1 pojawi się detal o a = = 1 i c = 0. Układ stykowy Jeżeli zestyk zwierny przekaźnika c zostanie otwarty na chwilę wcześniej przed zamknięciem zestyku rozwiernego tzn. c = 0 a jeszcze c = 0 to: a c = 0 oraz c = 0, więc na wyjściu układu jest chwilowo sygnał 0. Układ z dodatkową gałęzią a ma w tym czasie na jej wyjściu sygnał równy 1, więc na wyjściu układu cały czas jest właściwy sygnał 1. a c c Z a Układ ezstykowy Przejście sygnału przez linię zawierającą ramkę NOT trwa dłużej. Przez chwilę gdy sygnał na wyjściu ramki * ędzie już równy 0, sygnał na wyjściu ramki *** jest jeszcze równy 0, więc na wyjściu pojawia się chwilowo 0. Układ z dodatkową ramką ** ma w tym czasie na jej wyjściu sygnał równy 1, więc na wyjściu układu cały czas jest właściwy sygnał 1. a c Rys. 13. Schemat urządzenia (linią przerywaną zaznaczono antyhazardową grupę **) * & *** & ** & 1 Układy cyfrowe f.1/31
Wielowyjściowe układy kominacyjne Przykład 8. Zudować układ sterujący dwiema zwrotnicami urządzenia sortującego. Zwrotnice kierują detale do trzech pojemników w zależności od wartości trzech cech sortowanych detali. Detale o conajmniej dwóch nieprawidłowych cechach powinny trafiać do pojemnika I, detale o wszystkich prawidłowych cechach do pojemnika II, a pozostałe detale do pojemnika III. a) a c z 1 = 0 z 1 = 1 z 2 = 0 z 2 = 1 pojemnik III ) a c p z 1 z 2 0 0 0 I 1 1 0 0 1 I 1 1 0 1 0 I 1 1 pojemnik I pojemnik II c) d) c c a 00 01 11 10 a 00 01 11 10 0 1 1 0 1 0 1 1 0 1 0 1 1 III 0 0 1 0 0 I 1 1 1 0 1 III 0 0 1 1 0 III 0 0 1 1 1 II 0 1 1 1 0 0 0 1 1 0 1 0 Rys. 14. Ilustracja zadania a) schemat urządzenia sortującego, ) talica prawdy urządzenia sterującego zwrotnicami, c) i d) talice Karnaugha odpowiednio dla zwrotnicy pierwszej i drugiej. Układy cyfrowe f.1/32
Wielowyjściowe układy kominacyjne c a 00 01 11 10 a c & 0 1 1 0 1 1 1 0 0 0 z 1 c a ac & 1 z 1 c c a ac a 00 01 11 10 0 1 1 0 1 a c 1 1 0 1 0 z2 c a ac ac z1 ac Rys. 15. Talice Karnaugha oraz schemat logiczny układu z przykładu 8. Wielowyjściowy układ o m wejściach i k wyjściach można zapisać w postaci układu k funkcji oolowskich o m argumentach (każda z funkcji opisuje jedno z wyjść układu). Minimalizację takiego układu można przeprowadzić minimalizując każdą z opisujących go funkcji oddzielnie. Otrzymane w ten sposó funkcje są minimalne ale cały układ najczęściej może yć zapisany jeszcze prościej. Prostszy zapis całego układu można otrzymać wykorzystując wspólne człony występujące w opisach poszczególnych wyjść. Występowanie takich samych fragmentów opisu można wykryć analizując talice Karnaugha lu stosując zmodyfikowaną metodę QMC. & & 1 z 2 Układy cyfrowe f.1/33
Minimalizacja funkcji nie w pełni określonych Przykład 9. Zudować układ sterujący pracą zaworów Z 1 i Z 2. Zawory powinny yć otwierane lu zamykane w zależności od ilości wody w ziorniku. Poziom cieczy w ziorniku jest kontrolowany przez czujniki A i B (a = 0 poziom wody poniżej A, a = 1 poziom wody powyżej A; = 0 poziom wody poniżej B, itd.). Oydwa zawory powinny yć otwarte gdy ziornik jest pusty (a=0, =0), w przypadku gdy ziornik jest pełen (a=1, =1) zawory powinny yć zamknięte, jeżeli ziornik jest niepełen (a=1, =0) należy otworzyć zawór Z 1 a zamknąć Z 2. Dziedzinę funkcji opisujących pracę zaworów Z 1 i Z 2 tworzą 3 dwuelementowe ciągi odpowiadające stanom czujników A i B: (a=0, =0), (a=1, =0) i (a=1, =1). Sytuacja (a=0, =1) nigdy nie może wystąpić wartość sygnału wyjściowego dla tej kominacji sygnałów wejściowych nie ma więc żadnego znaczenia. Do zaznaczania nieokreślonej wartości sygnału wyjściowego używany jest znak. Funkcje które nie są określone dla wszystkich możliwych kominacji sygnałów wejściowych są funkcjami nie w pełni określonymi. a) ) a Z 1 Z 2 a z 1 z 2 0 0 1 1 1 0 1 0 1 1 0 0 0 1 c) d) a 0 1 0 1 1 1 0 Rys. 16. Ilustracja zadania a) zasilanie ziornika, ) talica prawdy urządzenia sterującego zaworami, c) i d) talice Karnaugha odpowiednio dla zaworu Z 1 i Z 2.. a 0 1 0 1 1 0 0 Układy cyfrowe f.1/34
Minimalizacja funkcji nie w pełni określonych Podczas sklejania stany można traktować jako 1 lu 0 tak y uzyskiwane grupy yły jak największe. Dla określonej funkcji wyrany stan nieokreślony musi yć traktowany w ten sam sposó. z1 a 0 1 0 1 1 1 0 stan nieokreślony potraktowany jak stan 0 a 0 1 0 1 1 0 0 z a 2 stan nieokreślony potraktowany jak stan 1 a Rys. 17. Talice Karnaugha oraz schemat logiczny układu z przykładu 9. Układy cyfrowe f.1/35