Przetworniki Cyfrowo-Analogowe i Analogowo- Cyfrowe

Transkrypt

1 Przetwrniki Cyfrw-Analgwe i Analgw- Cyfrwe Autr: Piekaj Marcin 1

2 1. PZETWONIKI CYFOWO-ANALOGOWE Zadaniem przetwrników cyfrw-analgwych jest zamiana wielkści wyrażnej w kdzie cyfrwym na prprcjnalną d niej wielkść analgwą, którą mże być napięcie, prąd lub inna wielkść fizyczna. Sygnał wejściwy mże być pdany w różnym kdzie. Najczęściej jest t zwykły kd binarny (ze względu na największą efektywnść) lub kd BCD. Wartść analgwa sygnału wyjściweg zależy d wejściweg słwa cyfrweg pdaneg w dpwiednim kdzie raz d wartści sygnału dniesienia. Przykładw dla kdu naturalneg binarneg i napięcia dniesienia U dn sygnał na wyjściu S ma pstać: S = U n ( a a + a a ) dn + n n gdzie: a n-1..a 0 są wyrazami rzwinięcia dwójkweg słwa kdweg (mgą przyjmwać wartści 0 i 1) n t liczba bitów słwa kdweg. ys. 1. Schemat blkwy przetwrnika a/c c/a z wyjściem napięciwym). W skład typweg przetwrnika c/a wchdzi: Zespół przełączników elektrnicznych, sterwanych wejściwymi sygnałami cyfrwymi, Sieć rezystrów, Precyzyjne źródł napięcia dniesienia, Przetwrnik prąd - napięcie w układzie ze wzmacniaczem peracyjnym (w przetwrnikach Sygnał wyjściwy S jest prprcjnalny d ilczynu napięcia dniesienia i liczby reprezentwanej przez słw wejściwe. Przetwrnik c/a stanwi, więc w istcie układ mnżący dwa sygnały: jeden cyfrwy, drugi analgwy i dający wynik w pstaci analgwej. W wielu przetwrnikach nie mżna w pełni wykrzystać właściwści mnżenia dwóch sygnałów, gdyż źródł napięcia dniesienia znajduje się wewnątrz układu scalneg, przyłączne na stałe d sieci rezystrów.

3 1.1. Przetwrnik c/a z rezystrami ważnymi Najczęściej stsuje się dwa typy sieci rezystrów: - ezystry wartściach ważnych, - Drabinek rezystancyjnych typu - ys.. Przetwrnik c/a z siecią rezystrów ważnych dwójkw Na rys. przedstawin schemat układu z rezystrami wartściach ważnych dwójkw. Układ działa w spsób następujący. Sygnały dpwiadające pszczególnym bitm słwa wejściweg sterują przyprządkwanymi sbie przełącznikami. Jeżeli I-ty bit jest równy 1, t przełącznik zstanie przyłączny di źródła napięcia dniesienia U I przez dpwiadający mu rezystr ppłynie prąd wartści: U = I i i-1 Jeżeli I-ty bit jest równy 0 t prąd I i=0. Jeżeli przyłżymy a 1=1 t wówczas przez rezystr ppłynie prąd: I 1 U = Wzmacniacz peracyjny pracuje w układzie sumująceg przetwrnika prąd-napięcie. D węzła A wpływa prąd I będący sumą prądów I 1, I I n, zgdnie z zależnścią jak niżej:. U U U = a1 + a an n- I 1 P przekształceniach trzymujemy równanie: 3

4 U I = ( a1-1 + a - -n an ) Pnieważ U =I F F raz I F= -I, więc trzymamy zależnść: U U = - F n ( ) a 1 + a a n ezystancja widziana z wejścia dwracająceg wzmacniacza peracyjneg jest zawsze taka sama, niezależnie d płżenia przełączników. Umżliwia t łatwą kmpensację błędów wynikających z nie zrównważenia wzmacniacza peracyjneg. Wadą układu jest natmiast stswanie rezystrów różniących się d siebie znacznie wartścią rezystancji. Na przykład, dla przetwrnika 10-bitweg przy załżeniu, że 1=100Ω trzeba zastswać rezystr 10= 10- l 1=51,kΩ. 1.. Przetwrnik c/a z drabinką rezystrów - Liczba rezystrów wchdzących w skład jednej sekcji mże być zupełnie dwlna. W szczególnym wypadku sekcja mże składać się z pjedynczeg rezystra. Otrzymuje się wtedy układ przedstawiny na rys. 3. Bity ddalne są d siebie jedna pzycję, a więc ich wagi różnią się dwukrtnie (= 1 ). Należy ustalić współczynnik tłumienia równy 1/. Uzyskuje się g dbierając wartści rezystrów i. Układ działa w ten spsób, że zmiana płżenia dwlneg przełącznika pwduje zmiany prądu wpływająceg d węzła sumacyjneg wzmacniacza peracyjneg wartść dpwiadającą wadze bitu sterująceg dany przełącznik. Wzmacniacz peracyjny pracuje jak przetwrnik prąd-napięcie i zmienia prąd wypływający z drabinki na napięcie wyjściwe. ys. 3. Przetwrnik c/a z drabinką rezystrów - 4

5 1.3. Przetwrnik c/a ze źródłami prądwymi W wielu przetwrnikach c/a wykrzystuje się napięcie dniesienia d zasilania precyzyjnych źródeł prądwych. Przetwrniki teg typu pracują na zasadzie sumwania prądów źródeł prądwych. Sieci rezystrwe w takich układach są użyte alb d ustalania wartści prądów, alb jak dzielniki prądu. Na rys. 4 przedstawin czterbitwy przetwrnik c/a wykrzystujący rezystry wartściach ważnych d ustalania wartści prądów. Źródła prądwe zbudwane są w układzie zwierciadła prądweg. Pnieważ ptencjał baz wszystkich tranzystrów jest jednakwy, prądy pszczególnych tranzystrów zależą d wartści rezystrów włącznych w bwód emitera. Prąd tranzystra T jest równy: I U = Wbec teg prądy pszczególnych tranzystrów są kreślne zależnścią: ys. 4. Przetwrnik c/a ze źródłami prądwymi ważnymi dwójkw I 4 = I I 3 = I I = 4 I I 1 = 8 I Pdany układ zwierciadła prądweg jest dść złżny, lecz dznacza się dbrymi właściwściami temperaturwymi i stałą wartścią stsunku prądów (zależną d stsunku rezystancji emiterwych). Pszczególne bity słwa wejściweg sterują płżeniem przełączników, tym samym ustalają wartść prądu I raz napięcia wyjściweg. Na rys. 5 przedstawin schemat czterbitweg przetwrnika c/a ze źródłami prądwymi jednakwych wartściach prądów. W układzie tym, w celu nadania pszczególnym źródłm prądwym dpwiednich wag, zgdnych z wagami bitów sterujących, zastswan sumwanie prądów przy użyciu drabinki rezystrów -. Źródł prądwe przyłączne najbliżej wzmacniacza peracyjneg W ma największą wagę, gdyż jeg prąd nie ulega pdziałwi. Źródła prądwe włączne dalej d wzmacniacza mają mniejsze wagi ze względu na tłumiące działanie drabinki. Drabinkę rezystrów - stsuje się również d ustalenia wartści prądów źródeł prądwych. ys. 5. Przetwrnik c/a ze źródłami prądwymi tych samych wartściach 5

6 1.4. Pdstawwe parametry przetwrników c/a Najważniejszymi parametrami przetwrników c/a są rzdzielnść, dkładnść i szybkść działania. zdzielczść kreśla się liczbą bitów słwa wejściweg, seryjnie wytwarzane przetwrniki mają rzdzielczść d 18 bitów. Na pdstawie długści słwa wejściweg mżna kreślić najmniejszą zmianę sygnału wyjściweg w dniesieniu d całeg zakresu. Dla przetwrnika n-bitweg, mżna uzyskać n różnych wartści sygnału wyjściweg. Wynika stąd, że zmiana słwa wejściweg na pzycji najmniej znaczącej (LSB) stanwi 1/ n część pełneg zakresu przetwarzania. Częst tę właśnie wartść, wyrażną w prcentach, pdaje się jak rzdzielczść przetwrnika c/a. Np. dla długści słwa wejściweg 10 bitów rzdzielczść jest równa: 1 100% = 0,0977% 10 Dkładnść kreśla się jak różnicę między wartścią zmierzną a przewidywaną napięcia wyjściweg dniesiną d napięcia pełnej skali. Dkładnść mżna wyznaczyć na pdstawie prównania charakterystyki rzeczywistej i idealnej (rys. 6). Charakterystyka przetwarzania jest z natury swjej nieciągła. Wygdnie jednak jest psługiwać się liną ciągła, trzymaną przez płączenie wszystkich punktów charakterystyki. W idealnym wypadku jest t linia prsta przechdząca przez pczątek układu współrzędnych. Charakterystyka rzeczywista uwzględnia błędy nieliniwści przetwarzania, nie zrównważenia układu raz błąd skalwania. Sumaryczny błąd kreślający dkładnść pwinien być mniejszy ys. 6. Charakterystyka przetwarzania dla 3- bitweg przetwrnika c/a d płwy zmiany napięcia wyjściweg, dpwiadającej zmianie najmniej znacząceg bitu (w skrócie zapisuje się ½LSB). Isttnym czynnikiem wpływającym na dkładnść, ze względu na brak mżliwści regulacji, jest nieliniwść. Określa się ja przez pdanie maksymalneg dchylenia charakterystyki rzeczywistej d prstej przechdzącej przez punkt pczątkwy i kńcwy charakterystyki rzeczywistej. Wartść tę dnsi się d zakresu przetwarzania i wyraża w prcentach (rys. 7). ys. 7. Spsób kreślenia nieliniwści Szybkść działania przetwrnika kreśla się przez pmiar czasu ustalenia, tzn. czasu, p którym napięcie wyjściwe siągnie wartść ustalną kreślnym błędem (zwykle ½LSB). Najszybszymi są przetwrniki ze źródłami prądwymi bez wyjściwych knwertrów prąd-napięcie. 6

7 1.5. Przetwrnik scalny c/a typu DAC-08 Układ DAC-08 jest 8-bitwym mnżącym przetwrnikiem c/a dużej szybkści działania. Schemat blkwy układu wraz z znaczeniami wyprwadzeń przedstawin na rys. 8. Przetwrnik DAC-08 zawiera: Zespół 8 źródeł prądwych ze wzmacniaczem peracyjnym, Drabinkę rezystrwą -, Zespół 8 przełączników, Układ sterwania przełącznikami, Układ plaryzacji. ys. 8. Przetwrnik analgw-cyfrwydac-08: a - schemat wewnętrzny, b - tplgia wyprwadzeń. Kńcówka U LC umżliwia przystswanie przetwrnika d współpracy z elementami cyfrwymi należącymi d różnych rdzin. W układzie tym prąd dniesienia IEF, tzn. prąd wpływający d wejścia UEF(+) mże być stały lub mże się zmieniać w zakresie d 0 d 4mA. Suma prądów wyjściwych I i Ī jest równa prądwi zakreswemu I FS i wynsi: I FS 55 = I 56 EF W bu przypadkach wartść prądu dniesienia jest równa: I EF U = EF EF 7

8 ezystr EF pwinien być wyknany z dużą dkładnścią raz mieć mały współczynnik temperaturwy. Te same uwagi dtyczą również źródła napięcia dniesienia. Zalecana przez prducenta wartść prądu IEF zawiera się w granicach 0, 4mA. Przetwrnik DAC-08 ma dwa kmplementarne wyjścia prądwe I raz Ī. Każde z śmiu źródeł prądwych jest pdłączne d wyjścia I lub Ī. Wartść prądu I zależy d wartści prądu IEF I d stanu wejść cyfrwych: I = I EF B przy czym: B i - stan lgiczny i-teg bitu wejściweg. 1 B B3 B4 B5 B6 B7 B Prąd Ī jest natmiast równy: I = I Najprstszą metdą uzyskania napięciweg sygnału wyjściweg jest dłączenie rezystrów bciążających. Przykładwy schemat jest przedstawiny na rys. 9 wraz z tablicą1 kreślającą napięcia wyjściwe. W układzie tym napięcia wyjściwe przyjmują wartści tylk ujemne. FS - I ys. 9. Przetwrnik z wyjściem napięciwym Tabela 1 Wartść napięcia wyjściweg dla przetwrnika 8- bitweg B 1 B B 3 B 4 B 5 B 6 B 7 B 8 LD I [ma] Ī [ma] E [V] Ē [V] ,99 0,000-9,960 0, ,008 0,984-5,040-4, ,000 0,99-5,000-4, ,99 1,000-4,960-5, ,008 1,984-0,040-9, ,000 1,99 0,000-9,960 8

9 . PZETWONIKI ANALOGOWO-CYFOWE Zadaniem przetwrnika a/c jest przetwrzenie analgwej pstaci sygnału, zwykle napięciweg, na równważną mu wartść cyfrwą. Ogólnie metdy przetwarzania mżna pdzielić na metdy bezpśrednie i pśrednie. W układach partych na metdach bezpśrednich następuje d razu prównanie wielkści przetwarzanej z wielkścią dniesienia. D tej grupy zalicza się przetwrniki z bezpśrednim prównywaniem raz przetwrniki kmpensacyjne. Przy metdach pśrednich najpierw dbywa się zmiana wielkści przetwarzanej na pewną wielkść pmcniczą ( np. czas lub częsttliwść), prównywaną następnie z wielkścią dniesienia. W zależnści d rdzaju wielkści pmcniczej wyróżnia się metdę częsttliwściwą i metdę czaswa ( prstą lub z dwukrtnym całkwaniem). Ważnym zagadnieniem jest kreślenie minimalnej częsttliwści próbkwania zapewniającej pełne dtwrzenie sygnału analgweg p przetwrzeniu g na pstać cyfrwą. Prblem ten zstał teretyczne rzwiązany przez C. Shannna raz W. Ktielnikwa i sfrmułwany w pstaci tzw. prawa próbkwania. Mówi n, że cała infrmacja zawarta w sygnale ciągłym zmieniającym się w czasie mże być wyrażna za pmcą klejnych próbek cyfrwych jeg wartści, jeśli częsttliwść próbkwania f jest c najmniej dwukrtnie większa d maksymalnej częsttliwści f max występującej w widmie sygnału. Najpwszechniej becnie stswanym metdami przetwarzania są te, które dbrze nadają się d realizacji za pmcą układów scalnych lub d realizacji mnlitycznej. D tych metd należą: Metda bezpśrednieg prównania, Metda kmpensacyjna wagwa ( z klejnym prównaniem), Metda czaswa z dwukrtnym całkwaniem, Metda częsttliwściwa..1. Metda bezpśrednieg prównania Zasadę pracy przetwrnika a/c pracująceg na metdzie bezpśrednieg prównania zilustrwan na rys. 10. napięcie wejściwe w przetwrniku n-bitwym jest jedncześnie prównywane z n-1 pzimami dniesienia przy użyciu n-1 kmparatrów napięcia. Cyfrwe stany wyjściwe kmparatrów, p dpwiednim zakdwaniu, dają cyfrwa infrmację wyjściwą w kdzie dwójkwym. Zasadnicza zaleta takieg systemu t duża szybkść przetwarzania. Czas przetwarzania jest, bwiem równy sumie czasu dpwiedzi jedneg kmparatra i czasu kdwania. Wadą jest duża liczba kmparatrów w przetwrnikach wielbitwych. Są prdukwane mnlityczne przetwrniki parte na tej metdzie rzdzielczści 6 d 8 bitów i czasie przetwarzania 10 0ns. ys. 10. Blkwy schemat przetwrnika a/c parteg na metdzie bezpśrednieg.. prównania Metda kmpensacyjn - wagwa 9

10 Przetwarzanie w tej metdzie plega na klejnym prównywaniu napięcia przetwarzaneg U I (rys. 11) z napięciem dniesienia wytwarzanym w przetwrniku c/a. W pierwszej klejnści następuje prównanie napięcia U I z napięciem U /, dpwiadającym płwie pełneg zakresu przetwarzania. ezultat teg prównania ustala w rejestrze wartść cyfrwą najstarszeg bitu słwa wyjściweg raz wartść najstarszeg bitu wejścia przetwrnika c/a. W ten spsób, gdy U I>U /, t napięcie U / pzstaje włączne pdczas następnych prównań, a w przeciwnym razie - jest wyłączne. W przypadku przetwrnika n-bitweg pełny cykl przetwarzania bejmuje n prównań. P n-tym prównaniu stan rejestru wyjściweg jest cyfrwą reprezentacją napięcia U I. ys. 11. Przetwarzanie a/c metd_ kmpensacji wagwej ( z klejnymi prównaniami): a- schemat blkwy, b- przebiegi napięcia na wyjściu przetwrnika c/a.3. Metda dwukrtneg całkwania 10

11 Metda ta należy d grupy integracyjnych i jej isttna zaletą jest tłumienie peridycznych zakłóceń nakładających się na sygnał przetwarzany - przez uśrednianie tych zakłóceń w kresie przetwarzania. Zasadę przetwarzania z dwukrtnym całkwaniem przedstawin na rys. 1. W chwili rzpczęcia przetwarzania przełącznik P 1 włącza napięcie U I na wejście integratra A. Następuje narastanie napięcia na wyjściu integratra, trwające przez kreślny czas T 1 wyznaczny przez zliczanie impulsów zegarwych aż d siągnięcia pełnej zawartści licznika. Napięcie na wyjściu integratra uzyskuje w tym czasie wartść kreślną zależnścią: U max = 1 T 1 1 U I dt = U C C Iav 0 T 1 Gdzie: U Iav - średnia wartść napięcia przetwarzaneg U I w czasie T 1. ys. 1. Przetwarzanie a/c metdą czaswą z pdwójnym całkwaniem: a- schemat blkwy, b) przebiegi napięcia w pszczególnych punktach układu P uzyskaniu pełnej zawartści licznik wysyła sygnał pwdujący zmianę stanu przełącznika analgweg P. D wejścia integratra zstaje dłączne ujemne napięcie dniesienia (-U ) i rzpczyna się drugie całkwanie, trwające aż d chwili, gdy malejące napięcie na wyjściu integratra spwduje zmianę stanu kmparatra i dłączenie napięcia U. Przebieg napięcia na wyjściu integratra pdczas drugieg całkwania jest pisany równaniem: U = U max 1 - C t U dt Całkwanie trwa przez kres T, p którym napięcie U siąga wartść równą zeru i następuje przełączenie kmparatra, czyli: 11

12 U max 1 U T. C A pdstawiając d pwyższej zależnści U max trzymamy: U Iav = T / T1 U. Pdczas kresu T dbywa się zliczanie impulsów zegarwych częsttliwści f z. Licznik zlicza w tym czasie N x impulsów N x = T f. OkresT 1 dpwiada czaswi zliczania ptrzebnemu d uzyskania pełnej pjemnści licznika N max. Tak, więc: T 1=N max/f z, pdstawiając czasy T 1 i T uzyskuje się p przekształceniach: N x = N max U U Iav z Tak, więc liczba zliczeń N x jest prprcjnalna d wartści U Iav - jest, zatem cyfrwą reprezentacją napięcia przetwarzaneg. Metda czaswa z pdwójnym całkwaniem jest metdą wlną. Najczęściej kres przetwarzania dstswuje się d częsttliwści sieci, uzyskując 5 przetwrzeń w ciągu sekundy. D metd integracyjnych należy również częsttliwściwa metda przetwarzania a/c. Plega na na zmianie napięcia przetwarzaneg na sygnał częsttliwści prprcjnalnej d wartści teg napięcia. Najprstszy spsób realizacji tej metdy przedstawia rys. 13. Napięcie wejściwe jest całkwane w integratrze, szybkść narastania napięcia na wyjściu integratra jest prprcjnalna d wartści U I i trwa d chwili uzyskania wartści U, przy której następuje zmiana stanu na wyjściu kmparatra. Odbywa się wówczas szybkie rzładwanie kndensatra C, pwrót kmparatra d pprzednieg stanu i pwtórne ładwanie. W ten spsób na wyjściu kmparatra uzyskuje się ciąg impulsów prstkątnych częsttliwści prprcjnalnej d wartści U I. Zliczając te impulsy w pewnym kresie T uzyskuje się w liczniku wielkść cyfrwą prprcjnalną d średniej wartści napięcia przetwarzaneg w kresie T. ys. 13. Schemat blkwy ilustrujący zasadę przetwarzania a/c metdy częsttliwściwą Omówine dwie metdy integracyjne, są przeznaczne d przetwarzania i pmiaru średnich wartści napięcia w pewnym przedziale czasu. Chcąc wykrzystać te przetwrniki d pmiaru wartści chwilwych trzeba na wejściu stswać układy próbkujące z pamięcią. 1

13 .4. Kmpensacyjny przetwrnik a/c ys. 14. Schemat 8-bitweg kmpensacyjneg przetwrnika a/c Jak przetwrnik a/c mżna wykrzystać przetwrnik c/a wypsażająceg w szereg niezbędnych ddatkwych układów ( rejestr aprksymujący i kmparatr). Na rys. 14 przedstawin schemat 8-bitweg przetwrnika a/c zbudwaneg z wykrzystaniem przetwrnika c/a i rejestru aprksymująceg. Wyjście prądwe przetwrnika dłączne jest d wejścia kmparatra, d teg sameg wejścia kmparatra jest również dłączne przez rezystr we wejściwe napięcie mierzne. Drugie wejście kmparatra jest dłączne d masy. Sygnał z kmparatra steruje szeregwym wejściem rejestru aprksymująceg. W ten spsób klejny stan rejestru zależy d wyniku prównania wartści sygnału wejściweg z wartścią sygnału dpwiadająceg aktualnej zawartści rejestru. Wyjścia rejestru aprksymująceg są dłączane bezpśredni d wejść cyfrwych przetwrnika a/c i jedncześnie wykrzystane jak równległe wyjścia przetwrnika a/c. D wejścia zegarweg rejestru należy dłączyć sygnał zegarwy na pzimie sygnału TTL i częsttliwści np. MHz. Otrzymuje się wówczas czas knwersji (przetwarzania) k. 4ms. Start knwersji inicjuje się przez przyłączenie d wejścia STAT niskieg pzimu lgiczneg. ys. 15. Przebieg sygnałów w rejestrze aprksymującym w czasie knwersji Dla prawidłweg zadziałania rejestru aprksymująceg pzim ten trzeba utrzymywać, c najmniej w czasie jedneg zbcza narastająceg impulsu zegarweg (rys. 15). W czasie klejnych impulsów zegarwych na wyjściu szeregwym rejestru pjawiają się bity słwa wyjściweg, pcząwszy d MSB. Dziewiąty impuls zegarwy pwduje ustawienie niskieg pzimu na wyjściu KONIEC, sygnalizując w ten spsób zakńczenie knwersji, jedncześnie z tym sygnałem na wyjściu równległym zstanie ustawine pełne słw wyjściwe ( starsze bity teg słwa zstały ustalne już wcześniej). P dczycie wyniku knwersji, sygnałem STAT mżna zainicjwać następny cykl przetwarzania. Przez płączenie wyjścia KONIEC z wejściem STAT trzymuje się autmatyczną inicjację następneg cyklu knwersji p zakńczeniu bieżąceg. 13

14 3. Przetwrniki próbkując - pamiętające Są t układy pełniące funkcje pamięci analgwej (w ujęciu tradycyjnym). Ich działania plega na zapamiętaniu zmienneg w czasie napięcia, na gół w celu przetwrzenia przez przetwrnik analgw-cyfrwy. Układy PP usuwają niedkładnści pmiaru wynikające: z szybkści zmian napięcia wejściweg ze skńczneg czasu przetwarzania przetwrnika A/C Inne bszary zastswań: usuwanie zakłóceń w pstaci szpilek napięciwych na wyjściu przetwrników C/A reknstrukcji kształtu sygnałów analgwych w tzw. filtrach z pamięcią (scylskpy, szybkie wltmierze) Klasyfikacja: analgwe układy PP cyfrwe układy PP ys. 16. Analgwy układ PP ys. 17. Cyfrwy układ PP 14

15 3.1. Analgwy układ próbkując - pamiętający W analgwym układzie PP wejściwy ciągły sygnał analgwy zamieniany jest na ciąg próbek napięcia quasi-stałeg przez cykliczne, zgdne z impulsami próbkującymi, ładwanie kndensatra C, który zapamiętuje w pstaci ładunku wartść napięcia wejściweg z chwili przed rzwarciem klucza. Okres próbkwania = czas próbkwania (śledzenia) + czas pamiętania Częsttliwść próbkwania = 1/kres próbkwania A1 - duża rezystancja wejściwa i duży prąd wyjściwy - szybkie naładwanie kndensatra pamiętająceg A - bardz duża rezystancja wejściwa (stpień wej. na FET), jak najmniejszy prąd i napięcie niezrównważenia A1, A - skmpenswane wtórniki napięciwe. Przełącznik analgwy - tranzystr JFET małym czasie ys. 18. Analgwy układ PP trwania Kndensatr pamiętający - jak najmniejszy prąd upływu raz jak najmniejsza wartść absrpcji dielektrycznej (zjawisk pamiętania przez kndensatr pprzedniej wartści napięcia). Błąd wywłany tym zjawiskiem jest ~lg współczynnika wypełnienia przebiegu próbkująceg. Najlepsze właściwści - kndensatry teflnwe, plistyrenwe, pliwęglwe, pliprpylenwe. Cykl pracy układu PP: Faza próbkwania Przejście d fazy próbkwania d fazy pamiętania Faza pamiętania Przejście d fazy pamiętania d fazy próbkwania ys. 19. Przebieg sygnału na wyjściu układu w trybie próbkwania i pamiętania ys. 0. Przebieg sygnału na wyjściu układu w trybie śledzenia i pamiętania 15

16 dzaje analgwych układów PP: Układy bez sprzężenia zwrtneg Układy ze sprzężeniem zwrtnym Układy kaskadwe Układy integracyjne Układy PP bez sprzężenia zwrtneg: ys. 1. Układy bez sprzężenia zwrtneg a)z jednym wyjściwym wzmacniaczem separującym b)z dwma wzmacniaczami separującymi, wejściwym i wyjściwym Cechy układów PP bez sprzężenia zwrtneg: Duża szybkść działania Grsza dkładnść wskutek sumwania napięć niezrównważeni bydwu wzmacniaczy + dryf termiczny ys.. Układy bez sprzężenia zwrtneg z mstkami didwymi 16

17 Układy PP ze sprzężeniem zwrtnym: ys. 3. Układ typu wtórnikweg ys. 4. Układ niedwracający ze wzmcnieniem Cechy: Dkładniejsze mniejszy błąd nie dładwania i zimniejsze nieliniwści charakterystyki ys. 5. Układ dwracający ze wzmcnieniem Mniejsza szybkść Kaskadwe układy PP: ys. 6. Układ kaskadwy PP Cechy: Pierwszy układ PP sterwany jest impulsem krótkim czasie trwania z kndensatrem pamięciwym p małej pjemnści mały błąd nie dładwania. Drugi układ PP sterwany jest impulsem dużej szerkści. Zwiększenie czasu pamiętania próbki przy małym błędzie nie dładwania Mniejszy błąd pwstający wskutek przenikania napięcia wejściweg na wyjście 17

18 3.. Cyfrwy układ próbkując - pamiętający D zapamiętania rezultatu przetwarzania stswane są układy cyfrwe. Cechy: Duża szybkść działania Praktycznie niegraniczny czas pamiętania Pdstawwe rdzaje cyfrwych układów PP: Układ PP z śledzącym przetwrnikiem A/C Układ PP z równległym przetwrnikiem A/C Układy PP z szybkim przetwrnikiem A/C z bezpśrednim kdwaniem w kdzie Gray a (rzadk stswane) ys. 1. Cyfrwy układ PP Układy śledzące są stsunkw wlne i uzależnine d rzdzielczści przetwrnika C/A - dkładnść ±10% wymaga 1-bitweg przetwarzania. ys.. Śledzący układ PP zrealizwany za pmcą pary przetwrników A/C i C/A 18

19 Układ PP z równległym przetwrnikiem A/C Cechy: Znacznie mniejszy czas dpwiedzi i większa czułść Mniejszy przedział niekreślnści związany z przejściem z jedneg stanu w drugi ys. 3. Układ PP z równległym przetwrnikiem A/C 19

20 4. Przetwrnik Sigma-Delta Przetwrniki te (nazywane także niekiedy przetwrnikami 1-bitwymi) wykrzystują technikę nadpróbkwania. Łączą w sbie wiele zalet (przede wszystkim dużą rzdzielczść nawet 4 bity) z prsttą knstrukcji. ys. 4. Przetwrnik Sigma-Delta 0

21 4. Literatura Główne źródła infrmacji: Miernictw elektryczne i elektrniczne Józef Parchański Wykłady z Pdstaw Układów Elektrnicznych z Plitechniki Oplskiej Artykuły Bgusława Króla z Wyższej Szkły Infrmatyki i Zarządzania w Bielsk-Białej Internet: i Materiały pmcnicze: Pdstawy Techniki Cyfrwej Andrzej Skrupski 1