Elementy struktur cyfrowych. Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

Transkrypt

1 Elementy struktur cyfrowych Magistrale, układy iterowane w przestrzeni i w czasie, wprowadzanie i wyprowadzanie danych.

2 Magistrale W układzie bank rejestrów do przechowywania danych. Wybór źródła danych rejestru możliwy za pomocą wektorowego multipleksera. Wyjście multipleksera skierowane na wielobitową szynę danych udostępniającą dane innym układom. Podłączenie magistrali na wejście rejestrów pozwala na przepisanie danych pomiędzy dowolnymi rejestrami, o tym: jakie jest źródło? decyduje rejestr adresowy, jakie jest przeznaczenie? decyduje sygnał zapisu do rejestru. 2

3 Szyna danych magistrala w oparciu o multiplekser L1 R1 L2 R2 Ln Inne rejestry Rn zegar Dane wejściowe adres L1, L2 to wejścia zgody na wpis równoleły 3

4 Szyna danych magistrala w oparciu o bufory trójstanowe Wyjścia bramek trójstanowych można łączyć tworząc magistralę. Sterowanie bramkami musi zapewnić wybranie tylko jednej z nich, podczas gdy wyjścia pozostałych będą w stanie wysokiej impedancji. dane wejściowe S0 L1 R1 L2 R2 Ln Rn S1 S2 Sn bufory trójstanowe 4

5 nr g8 g4 g2 g1 b8 b4 b2 b Układy iteracyjne - przykład: Transkoder z kodu Greya na kod binarny Zauważmy: b8=g8 b4=g4*b8 +g4 *b8= g4 b8 b2=g2*b4 +g2 *b4= g2 b4 b1=g1*b2 +g1 *b2= g1 b2 Ogólnie: b(n-1)= g(n-1) bn

6 Układy iteracyjne iteracja w przestrzeni x 1 x 2 x 3 x 4 b8=g8 b4=g4*b8 +g4 *b8= g4 b8 b2=g2*b4 +g2 *b4= g2 b4 b1=g1*b2 +g1 *b2= g1 b2 f 0 f 1 f 2 f 3 f 4 y 1 y 2 y 3 y 4 Układ iteracyjny: x- wejścia, y- wyjścia, f-zmienne stanu (dla każdego bloku mogą być wektorami) g8 g4 g2 g1 EXOR EXOR EXOR b8 b4 b2 b1 Jednowymiarowy układ iteracyjny: bloki z pojedynczymi: wejściem, wyjściem i zmienną stanu. 6

7 Układy iteracyjne iteracja w czasie Generacja wyniku jest rozłożona w czasie w odróżnieniu od wcześniejszego rozwiązania rozłożenia generacji wynik u w przestrzeni. Start: wpis g8 (set, reset) do przerzutnika, - wpis równoległy g4, g2,g1 do rejestru przesuwnego Praca: w kolejnych taktach generowane i zapisywane do przerzutników kolejnych bitów wyniku g4 g2 g1 g8 Stan układu w t=0 EXOR D b8 b4 b2 b1 clk Stan układu w t = 3 T clk 7

8 Porównanie układów realizowanych wg koncepcji iteracji w czasie i przestrzeni Iterowanie w czasie Wystarczy jeden blok wykonawczy funkcjonalny. Korzystna sytuacja w przypadku rozłożenia wektora wejściowego w czasie brak potrzeby rejestru wejściowego. Brak potrzeby rejestru wyjściowego, gdy elementy wyniku mają być dostępne na wyjściu w kolejnych chwilach. Iterowanie w przestrzeni Wszystkie wyjścia są dostępne jednocześnie, najszybciej jak to jest możliwe. Niepotrzebne: rejestry przesuwne i generator impulsów zegarowych. 8

9 Układy iteracyjne sumator szeregowy iteracja w czasie RS -A RS - B A i Si Bi Ci-1 Ci D RS - wynik clk Sumator jednobitowy pełny: - generuje wynik sumowania dla liczb dowolnego rozmiaru w czasie zależnym od rozmiaru liczb, - liczby podawane są począwszy od najmłodszego bitu - linie przerywane sumator akumulacyjny bez dodatkowego rejestru dla wyniku 9

10 Układy iteracyjne komparator szeregowy iteracja w czasie A B J Q A>B CLK 0V K Q A=B A B clk 0V J K CLK Porównywanie szeregowe liczb od najbardziej znaczącego bitu Q Q A<B Brakujący na rysunku sygnał zerowania inicjuje przerzutniki do pracy 10

11 Układy iteracyjne komparator szeregowy iteracja w czasie A B J Q A>B A B K CLK Q A=B A A clk B B J K CLK Porównywanie szeregowe liczb od najmniej znaczącego bitu Q Q A<B Brakujący na rysunku sygnał zerowania inicjuje przerzutniki do pracy 11

12 Komparator przedziałowy Odpowiada na pytanie: Czy A-B <? A B A B B A KOMP W M A<B + 1 SUM W-M KOMP Liczba mniejsza jest zapisana jest w U2 co umożliwia jej odjęcie od liczby większej. Komparator porównuje A-B i 12

13 Wprowadzanie danych Wy T VCC Wy Współpraca wejścia cyfrowego z przyciskiem. t Drgania zestyków naciśniętego przycisku powodują wielokrotną zmianę sygnału przed ustaleniem ostatecznej wartości. Dla uzyskania poprawnej informacji o jednokrotnej zmianie stanu przycisku konieczne usunięcie przejściowych impulsów. Można go wykonać poprzez wykrycie stabilności sygnału przez czas dłuższy od technologicznie określonego okresu drgania zestyków. Układ usuwania drgań po upływie czasu T od początku stabilności stanu przekazuje informację o wciśniętym (zwolnionym) przycisku. 13

14 Obsługa klawiatury (1) VCC UKŁ. USUWANIA DRGAŃ Klawisz wciśnięty EN Koder 1 z 4, wyjścia aktywne 0 Q1-Q0 Q3-Q2 L I C Z Liczenie jest wstrzymywane w sytuacji, gdy sygnał EN=0 - klawisz aktywny. CLK Kod klawisza Q3-Q0 14

15 Q<>0 Obsługa klawiatury 2 Q=1, klawisz naciśnięty clk klawisz aktywny CLK EN LD Licznik Stan początkowy licznika Licznik czasu stabilności sygnału z klawiatury o klawisz aktywny jest stanem zaadresowanej linii klawiatury o klawisz naciśnięty oznacza jednokrotne wciśnięcie klawisza o EN= 1 ładuje licznik zliczający czas o EN=0 uruchamia licznik, o w stanie 1 generowany jest impuls o w stanie 0 zliczanie jest wstrzymywane UWAGA: koder 1 z N na stronie poprzedniej posiada wyjścia trójstanowe w stanie wysokiej impedancji przy braku wybrania linii. Zapobiega to zwarciu wysterowanych wyjść kodera w przypadku wciśnięcia kilku klawiszy w jednym rzędzie klawiatury. 15

16 Wyprowadzanie informacji Wyświetlanie równoległe statyczne VCC BCD 7seg BCD 7seg BCD 7seg BCD 7seg Wybór segmentu poziomem niskim sygnału R R R R Liczba transkoderów równa liczbie segmentów wyświetlacza. 16

17 Wyprowadzanie informacji Wyświetlanie równoległe dynamiczne Układ wyświetlania dynamicznego pozwala na sterowania okresowe (nie ciągłe) poszczególnymi wyświetlaczami wykorzystanie bezwładności percepcji światła przez oko ludzkie. Układ zbudowany jest z następujących części: Układu wybierania segmentu (transkoder BCD 7 segmentowy). Multipleksera lub rejestru przesuwającego dostarczających w kolejnych cyklach dopowiednich informacji dla obsługiwanych segmentów. Układu wybierania segmentów - dekoder 1 z N i sterowane z jego wyjść wyłączniki. Licznika określającego obsługiwany obecnie segment. Generatora sygnału zegarowego określającego częstotliwość multipleksowania między segmentami. Cyfrowo sterowany wyłącznik bramka transmisyjna 17

18 Wyprowadzanie informacji Wyświetlanie równoległe dynamiczne - przykład 4 segmenty A0 A1 A2 A3 B0B1B2B3 C0C1C2C3 D0D1D2D3 L VCC BCD/7SEG 7 BIN/1 z 4 18

19 Wyprowadzanie informacji Wyświetlanie równoległe dynamiczne Cechy wyświetlania dynamicznego: Zmniejszenie poboru mocy wysterowanie wyświetlacza do świecenia tylko w części czasu wyświetlania. Zwiększenie czasu życia wskaźników. Mniejsza liczba połączeń. W przypadku dysponowania dynamicznym źródłem informacji mniejsza liczba elementów wykonawczych: licznik, jeden koder (BCD- 7 segment), selektor oraz wyłaczniki. Wynikający z powyższego wzrost niezawodności. 19