Podział sumatorów. Równoległe: Szeregowe (układy sekwencyjne) Z przeniesieniem szeregowym Z przeniesieniem równoległym. Zwykłe Akumulujące

Transkrypt

1 Podział sumatorów Równoległe: Z przeniesieniem szeregowym Z przeniesieniem równoległym Szeregowe (układy sekwencyjne) Zwykłe Akumulujące 1

2 Sumator z przeniesieniami równoległymi G i - Warunek generacji przeniesienia gdy 2 sumowane bity są 1 P i - Warunek propagacji przeniesienia gdy jeden sumowany bit jest 1 Jeżeli G i =1 to P i =0 G i = A i B i P i = A i B i 1 bramka c i+1 = G i +P i c i przeniesienie generowane lub propagowane Y i = c i P i suma gdy wyłącznie przeniesienie lub warunek propagacji c 1 =g 1 +p 1 c 0 c 2 =g 2 +p 2 c 1 =g 2 +p 2 (g 1 +p 1 c 0 )=g 2 +p 2 g 1 +p 2 p 1 c 0 c 3 =g 3 +p 3 c 2 =g 3 +p 3 (g 2 +p 2 g 1 +p 2 p 1 c 0 ) = g 3 +p 3 g 2 +p 3 p 2 g 1 +p 3 p 2 p 1 c 0 2 bramki Dla wyznaczenia przeniesienia c i brak konieczności znajomości wyniku z pozycji wcześniejszej c i-1 możliwość równoległej dla wszystkich pozycji sumatora generacji przeniesień jako sumy iloczynów sygnałów dostępnych na wejściu. Wykorzystanie powyższych równań pozwala na uzyskanie wyniku sumy na N bitach po przejściu 4 poziomów bramkowania wyznaczenie G,P 1 poziom, wyznaczenie C - 2 poziomy (iloczyn i suma N wejściowa), wyznaczenie wyniku jeden poziom bramkowania. 2

3 Sumator z przeniesieniami równoległymi g 3 p 3 p 3 c 3 EXOR s 3 g 2 p 2 g 1 p 1 Generator przeniesień jednoczesnych 2 bramki szeregowo p 2 c 2 p 1 c 1 EXOR EXOR s 2 s 1 g 0 p 0 p 0 c 0 EXOR s 0 c 0 Układ z 4 poziomami bramkowania 3

4 Sumator z przeniesieniami równoległymi Problemem jest: duża liczba wejść bloku wyznaczającego przeniesienie wejściowe dla starszych bitów. Rozwiązaniem problemu jest: przetwarzanie grup bitów i wykorzystanie do otrzymania przeniesienia z bieżącej grupy sygnału przeniesienia wyznaczonego dla młodszej grupy. Rozważmy sumator 16 bitowy - 4 grupy po 4 bity: Warunek generacji grupy 4 bitów G=G 4 +G 3 P 4 +G 2 P 4 P 3 +G 1 P 4 P 3 P 2 3 bramki Warunek propagacji grupy P=P 4 P 3 P 2 P 1 Przeniesienie z grupy C g =G+P C g-1 (grupowy generator przeniesienia) Czasy: t p przejścia jednego poziomu bramkowania 1. Generacja sygnałów G i P (dla grup) jest realizowana równolegle dla każdej z grup - 3 t p 2. Wyznaczenie sygnału przeniesienia grupy +2 t p (na grupę) (grupowy generator przeniesienia) 3. Powtórzenie kroku 2 dla kolejnych 3 grup Czas propagacji: dla 16 bitów mamy zatem 3t p +4*2t p = 11 t p zamiast 16 kroków (po 2 poziomy bram.) - 32 t p przetwarzania sumatora z przeniesieniem szeregowym. 4

5 Grupowy sumator z przeniesieniami równoległymi S B A S 9-12 B 9-12 A 9-12 S 5-8 B 5-8 A 5-8 S 1-4 B 1-4 A PG PG PG PG 1-4 C P G C 9-12 P 9-12 G 9-12 C 5-8 P 5-8 G 5-8 C 1-4 P 1-4 G 1-4 Generator przeniesień GC 3 Generator przeniesień GC 2 Generator przeniesień GC 1 Generator przeniesień C 0 GP 4 GG 4 GP 3 GG 3 GP 2 GG 2 GP 1 GG 1 Grupowy generator przeniesień 2 bramki na grupę C 0 Blok sprowadza się do bramek EXOR, a generatory przeniesień pracują wg podanych wcześniej wzorów funkcji. Kolorem oznaczono ścieżkę krytyczną. 5

6 Kombinacyjny układ mnożący 2 liczby N bitowe (N-1) 2 sumatorów 1 bitowych

7 Algorytm mnożenia a 3 a 2 a 1 a 0 X b 3 b 2 b 1 b 0 a 3 b 0 a 2 b 0 a 1 b 0 a 0 b 0 + a 3 b 1 a 2 b 1 a 1 b 1 a 0 b 1 1 bit 2 bit a 3 b 1 s 31 s 21 s 11 c 31 c 21 c 11 + a 3 b 2 a 2 b 2 a 1 b 2 a 0 b 2 3 bit a 3 b 2 s 42 s 32 s 22 c 42 c 32 c 22 + a 3 b 3 a 2 b 3 a 1 b 3 a 0 b 3 4bit a 3 b 3 s 53 s 43 s 33 + c 53 c 43 c 33 s 7 s 6 s 5 s 4 s 3 s 2 s 1 s 0 7

8 Algorytm mnożenia a 3 a 2 a 1 a 0 X b 3 b 2 b 1 b 0 a 3 b 0 a 2 b 0 a 1 b 0 a 0 b 0 + a 3 b 1 a 2 b 1 a 1 b 1 a 0 b 1 a 3 b 1 s 31 s 21 s 11 c 31 c 21 c 11 + a 3 b 2 a 2 b 2 a 1 b 2 a 0 b 2 a 3 b 2 s 42 s 32 s 22 c 42 c 32 c 22 + a 3 b 3 a 2 b 3 a 1 b 3 a 0 b 3 a 3 b 3 s 53 s 43 s 33 + c 53 c 43 c 33 s 7 s 6 s 5 s 4 s 3 s 2 s 1 s 0 Iloczyn czynnika i najmłodszego bitu T PAND Iloczyn czynnika i 2 bitu Wynik częściowy (bez przeniesienia) +T PSUM Przeniesienie Iloczyn czynnika i 3 bitu Wynik częściowy (bez przeniesienia) +T PSUM Przeniesienie Iloczyn czynnika i 4 bitu Wynik częściowy (bez przeniesienia) +T PSUM SUMAWANIE Przeniesienia Z PROPAGACJĄ Wynik ostateczny + 3T PSUM Dla liczby 4 bitowej 4 etapy sumowania, 3 etapy sumowania na 3 bitach bez propagacji przeniesienia, przeniesienie dodawane jako składnik sumy kolejnego etapu, 4 etap sumowanie przeniesienia z jego propagacją. Czas wyznaczania iloczynu T PAND + 6 *T PSUM p8

9 Matrycowy układ mnożący x c a 3 b 0 0 a 2 b a 1 b 0 c a 0 b 0 y a 3 b 1 a 2 b 1 a 1 b 1 a 0 b 1 s 0 c+ s a 3 b 2 a 2 b 2 a 1 b 2 a 0 b 2 s 1 Sumator pełny 1 bitowy s 2 a3 b 3 a 2 b 3 a 1 b 3 a 0 b 3 c+ c+ 0 s 3 s 7 s 6 s 5 s 4 T p_sp propagacja sumatora pełnego T p_b propagacja bramki Czas propagacji układu jest równy T p_b +6* T p_sp Na zielono oznaczono elementy na ścieżce krytycznej czasu propagacji 9

10 Sekwencyjny układ mnożący 2 liczby N bitowe N sumatorów 1 bitowych

11 Mnożenie liczb binarnych bez znaku 1101 Mnożna 13*13= Mnożnik 1101 wynik = 13 mnożna razy pierwszy bit mnożnika = przesunięcie wynik bez zmian mnożna razy drugi bit mnożnika = przesunięcie 1101 dodanie mnożnej razy 3 bit mnożnika =1 (+52) wynik 13* 5= PRZESUNIĘCIE 1101 dodanie mnożnej razy 4 bit mnożnika =1 (+124) wynik 13*13=169 Uwaga: Wynik składa się z części modyfikowanej i stałej. Część stała to bity najmłodsze po jednym dla każdego kroku sumowania. Część modyfikowalna to bity starsze. Do części modyfikowalnej (starsze bity wyniku dotychczasowych sumowań) dodajemy mnożną, wartość dodanych bitów jest zależna od tego na jakim etapie (na których pozycjach) zostaną dodane każdy kolejny krok to dodanie liczby 2x większej (w przykładzie (13, 52,104)

12 Układ mnożący ZERO mnożna Rejestr MA LOAD mnożnik LOAD MA/0 LICZNIK COUNT ZERO LICZNIK SUM LOAD SHIFT COUNT MA/0 STEROWANIE RESET LOAD_OUT KOMB SHIFT (n+1)b Rejestr Wy SHIFT R MK+WY ALSBM Sygnał SHIFT=LOAD OUT ŁADUJE NOWĄ WARTOŚĆ PRZESUNIĘTY ( AWYNIK +MA LUB AWYNIK +0 ) NA POCZĄTKU LICZNIK ŁADUJE wartość N-1 REJESTR SHIFT R ZAWIERA MŁODSZE BITY WYNIKU I STARSZE BITY MNOŻNIKA ALSBM AKTUALNY NAJMNIEJ ZNACZĄCY BIT MNOŻNIKA SHIFT LOAD

13 Licznik kroków liczba bitów-1 Sterowanie na podstawie kolejnego bitu mnożnika podejmuje decyzje o dodaniu mnożnej lub 0 (początkowa wartość wyniku równa zero aby X*0=0). Zapis wyniku dodawania powoduje przesunięcie wyniku o jeden bit brak konieczności użycia rejestru przesuwnego i kroku przesuwania dla generacji powiększonego dwukrotnie wyniku sumowania. Sterowanie realizuje zadania: zerowanie układu, sprawdzanie warunku stopu, sterowanie multiplekserem, sterowanie zapisem, sygnalizacja końca.