Laboratorium Teorii Układów Cyfrowych Rok akademicki Termin Rodzaj studiów Kierunek Prowadzący Grupa Sekcja. Sprawozdanie z ćwiczenia numer 9

Transkrypt

1 Laboratorium Teorii Układów Cyfrowych Rok akademicki Termin Rodzaj studiów ierunek Prowadzący Grupa Sekcja czwartek 29/2 zienne 5: 6:3 INF HM 3 Sprawozdanie z ćwiczenia numer 9 ata wykonania ćwiczenia: Temat ćwiczenia: Rejestry Skład sekcji: Bigaj Radosław Górniak Adam okot Marek una Marcin Niewęgłowski Piotr Prusak Marcin Rudawski Sławomir Sęk rystian Widuch erzy

2 Zadanie Czterobitowy rejestr szeregowy. Zadaniem dotyczącym tego rejestru było sprawdzenie jego pracy oraz sporządzenie wykresów czasowych. Rejestr zrealizowano wykorzystując przerzutniki, połączone jak na schemacie c x W celu dokładnej diagnozy wyprowadziliśmy wyjście każdego z przerzutników na żarówkę. Poniższy wykres czasowy ilustruje niektóre z dokonanych przez nas testów: x Na wykresie tym i oznacza wyjście i-tego przerzutnika. Przeprowadzone przez nas testy wykazały, że zmontowany układ działa zgodnie z założeniami teoretycznymi.

3 Zadanie 2 Asynchroniczny i synchroniczny rejestr równoległy działanie. Rejestr asynchroniczny zrealizowano wykorzystując przerzutniki typu SR połączone tak, jak przedstawiono na schemacie. x x 2 2 x 3 3 x 4 w 4 z Sygnał w musi wynosić, aby informacja została zapisana do rejestru. ak widać na schemacie zastosowane tutaj wprowadzanie informacji do rejestru jest dwustopniowe. Przed wprowadzeniem informacji należy każdy z rejestrów wyzerować za pomocą podania na chwilę na wejście z stanu niskiego, gdyby tego nie uczyniono to w i-tym rejestrze nastąpiłoby logiczne zsumowanie jego stanu z wejściem x i. Inną możliwością było zastosowanie układu składającego się większej ilości bramek, ale umożliwiającego jednostopniowe wprowadzanie informacji do rejestru (rozwiązanie to polega na wprowadzeniu na wejście resetujące każdego z przerzutników zanegowanego sygnału niż podany na wejście ustawiające). Po przetestowaniu układu doszliśmy do wniosku, że układ działa poprawnie

4 Rejestr synchroniczny zrealizowano wykorzystując przerzutniki typu, połączone tak, jak przedstawiono na schemacie. ak widać układ ten zrealizowany jest na przerzutnikach typu (zrealizowanych z ), zasada działania jest taką ze w takt sygnału zegarowego do każdego przerzutnika wpisywany jest stan i-tego x i jest on wystawiany na i-te wyjście. Po przetestowaniu układ działał poprawnie

5 Zadanie 3 Układy wprowadzające informacje do/z rejestru. Celem tego ćwiczenia było sprawdzenie układów do wprowadzania i wyprowadzania informacji z rejestru. Tego zadania zgodnie z poleceniem prowadzącego nie realizowaliśmy na laboratoriach, ze względu na jego prostotę. Innym powodem było to, że do poprawnej jego realizacji dobrze byłoby użyć kilku wielobitowych rejestrów, a ponieważ każdy z rejestrów budowaliśmy z przerzutników, a nie mieliśmy danychw postaci układów, zwiększyłoby to znacznie stopień skomplikowania praktycznego wykonania. Przesył informacji między rejestrami szeregowymi wykonać można w ten sposób, że wyjścia rejestrów nadawczych będą po pierwsze pokierowane na swoje wejścia, w celu nie utracenia z nich informacji. Po drugie dla każdego rejestru nadawczego wyjście należałoby dołączyć do dwuwejściowej bramki AN, drugie jej wejście byłoby sygnałem aktywującym przesył z danego rejestru (mogłoby to być sterowane za pomocą demultipleksera na jego wejścia adresowe podawałoby się adres żądanego rejestru, co spowodowałoby wystawienie stanu wysokiego na to wyjście, które odpowiadałoby odpowiedniemu rejestrowi). Wybór rejestrów, które miałyby przyjąć informację mógłby również odbywać się za pomocą demultipleksera (chociaż tutaj może lepszym rozwiązaniem byłoby bezpośrednie podanie stanów umożliwiających wpis na te rejestry, do których chcemy coś wpisać. Rozwiązanie to byłoby o tyle lepsze, że demultiplekser umożliwiałby jednoczesne zaadresowanie tylko jednego rejestru, więc w sytuacjach kiedy chcielibyśmy przesłać informację z tego samego rejestru do kilku innych trzeba by to robić kilkakrotnie, wybór rozwiązania adresowania rejestrów odbiorczych byłby tutaj więc sprawą indywidualną dla konkretnego przypadku zastosowań). eżeli dany rejestr byłby wybrany, to sygnał, który go adresuje mógłby być wejściem adresowym multipleksera, który wybierałby czy na wejście ma być podawany stan poprzedni, czy wystawiony aktualnie na linię przesyłową (ponieważ jest to trywialny przypadek multipleksera można z łatwością użyć zamiast niego bramek). W przypadku przesyłu pomiędzy rejestrami równoległymi realizacja wyboru rejestru nadawczego odbywałaby się w sposób podobny, z tym że tutaj każde z wyjść przerzutników musiałoby być doprowadzone do bramek NAN razem z sygnałem adresującym, następnie Wszystkie i-te wyjścia rejestrów nadawczych musiałyby być dołączone do bramek OR i wyjścia tych bramek trafiałyby na magistralę. Innym rozwiązaniem, niż użycie bramek NAN jest użycie bramek trójstanowych, które w zależności od sygnału adresującego dany rejestr wystawia albo to, co jest podane na jego wejście (w momencie, kiedy ten rejestr jest wybrany), albo wystawia stan wysokiej impedancji, co jest równoważne odłączeniu wyjść danego rejestru od magistrali. Adresowanie rejestrów odbiorczych również można zorganizować w podobny sposób, jak w rejestrach szeregowych z tą różnicą, że tutaj zapamiętanie poprzedniego stanu wyglądałoby nieco inaczej. Najprostszym rozwiązaniem wydaje się zatrzymanie taktowania tych rejestrów, które informacji maja nie odebrać (np. poprzez podawanie sygnału taktującego dany rejestr na bramkę NAN razem z sygnałem wybierającym dany rejestr, wyjścia tej bramki byłyby podpięte do wejść zegarowych każdego przerzutnika).

6 Zadanie 4 Równoległy i szeregowy arytmetyczny sumator akumulujący. ziałanie. Sumator równoległy A Cn A A2 A3 B B ΣS S B2 S2 B3 Cn+ S3 B B B2 B3 C o realizacji tego układu wykorzystano cały panel sumatora dostępnego na laboratorium. Sumator szeregowy o realizacji sumatora szeregowego wykorzystano jeden układ sumujący dostępnego sumatora, jako przeniesienie wykorzystano wyjście S, przez przerzutnik sygnał z tego wyjścia przekazano na wejście C n Po podłączeniu układu rozpoczęto testy polegające na dodawaniu liczby kodowanej dwójkowo zapisanej w rejestrze B do rejestru A. Ze względu na ograniczoną ilość przerzutników, wyjścia rejestru B zrealizowano wykorzystując przyciski. Test rozpoczęto od podania na wejście sumatora B 3 B 2 B B stanu, po takcie zegara na wyjściu sumatora pojawił się stan S 3 S 2 S S =. la kolejnego taktu zegara, przy tej samej wartości rejestru B na wyjściu S (przekazywanego następnie do rej. A) pojawił się stan co oznaczało, że sumator dodaje w kodzie Excess > + = + -> + = + -> + = Zauważono, że wartość rejestru B jest przeliczana z kodu 842 na Ex-3, następnie dodawana do rejestru A, rejestr A jest odczytywany w postaci zadanej na wejście sumatora.

7 Zadanie 5. Zaprojektować i sprawdzić działanie synchronicznych i asynchronicznych rejestrów akumulatora umożliwiających realizację operacji: odejmowania arytmetycznego, AN, NOT, EX-OR. C xb C odowanie: a a : odejmowanie A-B, A AN B, - A B, NOT A. Układ zrealizowano z wykorzystaniem multipleksera dwubitowego, w zależności od wybranego kodowania, wynik wybranej operacji wpisywany jest do rejestru A w takt zegara. Liczbę do rejestru B wprowadza się poprzez szeregowe wejście xb. Układ zadziałał zgodnie z założeniami teoretycznymi.

8 Układy asynchroniczne. A A A 2 a i B i A i Tabela. Tablica przejść dla i- tego przerzutnika B B B 2 Układ realizujący funkcję AN Układ połączono tak, jak pokazano na schemacie. Wykorzystano wejścia set i reset przerzutnika. Wynik operacji dostępny jest na wyjściach A i oraz zapisany jest do akumulatora. ziałanie układu przedstawiono w tabeli, gdzie a i oznacza i-ty bit w rejestrze A przed operacją, B i stan rejestru B na i-tym bicie, A i stan i-tego bitu rejestru A po wykonaniu funkcji. Na schemacie nie zaznaczono wejścia sterującego działaniem funkcji. A A A 2 w w w w w Układ realizujący funkcję NOT w Wykorzystane rozwiązanie cechuje fakt, iż na wejściach SR przerzutnika nie pojawi się stan zabroniony. Zaobserwowano, że bramki mają bardzo krótki czas propagacji, w zaprezentowanym rozwiązaniu problemu po ustawieniu na wejściu w stanu wysokiego następuje ciągłe zmienianie się stanu przerzutnika z na. Na szczęście w komputerach nie stosuje się przycisków uzależnionych od refleksu człowieka ewentualna negacja sterowana może być taktem zegara o bardzo krótkim czasie trwania poziomu wysokiego, wtedy jednokrotna negacja rejestru nie stanowi większego problemu.

9 x A A A 2 a i B i A i Tabela 2. Tablica przejść dla i-tego przerzutnika s s s 2 r r r 2 Układ realizujący funkcję A XOR B W zaprezentowanym rozwiązaniu dla stanów i na a i B i w rejestrze A następuje ciągła zmiana stanu wyjścia z na. est to sytuacja nieporządana może powodować błędy, stan ten jest stanem niestabilnym. Realizacja funkcji inicjalizowana jest stanem wysokim na wejściu x, podobny można zastosować także dla realizacji funkcji AN. ziałanie układu przedstawiono w tabeli, oznaczenia takie jak dla układu realizującego funkcję NOT.

10 Układ realizujący odejmowanie.

11 Układ realizujący odejmowanie arytmetyczne został zrealizowany z wykorzystaniem dostępnego sumatora. Różnica względem dodawania polega na tym, że liczba zapisana w rejestrze B jest przekazywana do sumatora w postaci zanegowanej. Sygnałem sterującym ( wpuszczającym wynik odejmowania do rejestru A) jest x. Układ taki można ponadto skonstruować przy pomocy innego sumatora, zrealizowanego na bramkach logicznych wg następującej tabelki Pożyczka Odjemna Odjemnik Różnica Pożyczka V i A i B i i V i+ Na jej podstawie otrzymać można równania dla i, oraz pożyczki V i+ i = V i (+)A i (+)B i, ~V i+ =A i ~B i + ~V i (A i + ~B i ). Schemat sumatora odejmującego. Chcąc zrealizować układ z wykorzystaniem tego sumatora, należy na i-te wejścia podać i-te bity poszczególnych rejestrów, różnicę i zapisać do rejestru A w sposób analogiczny do tego pokazanego na poprzednim schemacie.

12 Zadanie 6 Sprawdzić działanie dwukierunkowego 6-bitowego rejestru przesuwającego. Rejestr zrealizowano tak, jak przedstawiono na schemacie. Sygnał s służy do określenia kierunku przesuwania. Podanie sygnału wysokiego na wejście sterujące s powoduje że aktywnym wejściem szeregowym rejestru staje się wejście x r, następuje wtedy przesuwanie informacji w prawo (wyjściem szeregowym jest w takim przypadku 2 ). Natomiast podanie na wejście s stanu niskiego powoduje, że aktywnym wejściem informacyjnym staje się wejście x l, a informacja przesuwana jest w lewą stronę (wyjściem szeregowym jest wtedy ). Po zmontowaniu układ działał zgodnie z założeniami.

13 Zadanie 7 Sprawdzić działanie 4-bitowego rejestru pierścieniowego zrealizowanego z zastosowaniem przerzutników i sprawdzić jego działanie bez i z samokorekcją. Bez samokorekcji 33 MHz 2 3 Z samokorekcją 33 MHz bitowy rejestr pierścieniowy zrealizowano na przerztunikach typu. W drugim układzie zastosowano samokorekcję na wypadek, gdyby w czasie działania rejestru wystąpił błędny stan (na wyjściu któregoś z przerzutników zamiast oczekiwanego logicznego pojawiła się logiczna lub odwrotnie). W rejestrach pierścieniowych mamy do czynienia ze zjawiskiem tzw 'krążącej jedynki', bądź 'krążącego zera'. Zarówno układ z samokorekcją jak i bez samokorekcji działał zgodnie z założeniami teoretycznymi - podczas wykonywania ćwiczenia na laboratorium nie wystąpiły błędne stany.

14 Zadanie 8 Określić stany cyklu 5-bitowego rejestru pseudopierścieniowego zrealizowanego z zastosowaniem przerzutników, przyjmując jako początkowy stan = 33 MHz bitowy rejestr pseudopierścieniowy zrealizowano na przerzutnikach typu. Z początkowego stanu rejestru wynika, że ~ 4 =. Wyjście ~ 4 wprowadzone jest na wejście pierwszego przerzutnika. Po podłączeniu układ działał zgodnie z założeniami teoretycznymi. Rejestr ten jest rejestrem przesuwnym. Cykl pracy rejestru przedstawiono na poniższej tabeli Tabela 3. Cykl pracy 5-bitowego rejestru pseudopierścieniowego

15 Zadanie 9 Sprawdzić działanie 3-bitowego rejestru licznikowego zestawiając cykle działania dla następujących obwodów sprzężenia:, 2, 2. Obwody sprzężenia zrealizowano tak, jak przedstawiono na schemacie. 2 Tabela 4. Cykl działania sprzężenia 33 MHz MHz 2 2 Tabela 5. Cykl działania sprzężenia MHz 2 2 Tabela 6. Cykl działania sprzężenia 2 Po zrealizowaniu układu działał on zgodnie z założeniami teoretycznymi.