Programowany układ czasowy APSC

Transkrypt

1 Programowany układ czasowy APSC Ośmiobitowy układ czasowy pracujący w trzech trybach. Wybór trybu realizowany jest przez wartość ładowaną do wewnętrznego rejestru zwanego słowem sterującym. Rejestr ten jest trzybitowy: Rejestr Słowa Sterującego Licznik MSB 7 MSB 2 Enable LSB bitowy kod trybu pracy MSB 0 Zatrzask MSB 7 MSB 0 Enable jeśli jest 1 to układ jest uruchamiany

2 Układ czasowy - wymagania APSC 2-bitowy kod trybu pracy ryb 00 one-shot. Do układu jest wpisywana 8-bitowa wartość. astępnie rejestr słowa sterującego jest ładowany wartością 100 i układ zaczyna zliczać w górę na każdym narastającym zboczu zegara. Kiedy zostanie osiągnięta wartość FF na wyjściu układu generowany jest jeden impuls o szerokości impulsów zegarowych. Bit Enable jest ustawiany na 0 i kończy się praca układu. Powtórzenie cyklu wymaga wpisania 1 do najbardziej znaczącego bitu rejestru słowa sterującego. ryb 01 generator impulsów. Do układu jest wpisywana 8-bitowa wartość. astępnie rejestr słowa sterującego jest ładowany wartością 101 i układ zaczyna zliczać w górę na każdym narastającym zboczu zegara. Kiedy zostanie osiągnięta wartość FF na wyjściu układu generowany jest jeden impuls o szerokości impulsów zegarowych. Wartość bitu Enable nie jest zmieniana i cykl pracy układu jest ponownie rozpoczynany. Zatrzymanie pracy układu wymaga wpisania 0 do najbardziej znaczącego bitu rejestru słowa sterującego lub podania stanu wysokiego na wejście ceb.

3 Układ czasowy wymagania c.d. APSC ryb 10 generator przebiegu o wypełnieniu 50%. Do układu jest wpisywana 8-bitowa wartość. astępnie rejestr słowa sterującego jest ładowany wartością 110 Układ zaczyna zliczać w dół na każdym narastającym zboczu zegara. Kiedy zostanie osiągnięta połowa wartości początkowej na wyjściu układu generowany jest stan wysoki 1. Dekrementacja licznika odbywa się dalej a w momencie osiągnięcia wartości 00. Wartość bitu Enable nie jest zmieniana i cykl pracy układu jest ponownie rozpoczynany. Zatrzymanie pracy układu wymaga wpisania 0 do najbardziej znaczącego bitu rejestru słowa sterującego lub podania stanu wysokiego na wejście ceb. W trybie 10 wyjście układu zmienia więc swoją wartość zawsze gdy licznik osiągnie połowę swojej początkowej wartości formując w ten sposób falę prostokątną. ryb 11 nie używany

4 Sygnały układu czasowego APSC Sygnał reset ceb write load data_in[7:0] data_out clk Wej/Wyj input input input input input output input Końcówka umożliwiająca sprowadzenie układu do stanu początkowego Enable układu stanem niskim 0 Stan 1 zezwala na wpisanie do RSS wartości trzech najmniej znaczących bitów magistrali data_in Stan 1 zezwala na wpisanie do zatrzasku 8- bitowej wartości z magistrali data_in. Stanowi to początek procesu zliczania. 8-bitowa magistrala danych Sygnał wyjściowy zegar Opis

5 Architektura układu czasowego APSC ceb load data_in Z a t r z a s k L i c z n i k D e k o d e r data_out write RSS

6 Architektura układu czasowego c.d. APSC Bloki funkcjonalne układu: Zatrzask SRR Licznik Dekoder

7 Diagram ładowania danych APSC SAR ~ceb & write & ~load ~ceb & ~write & load ceb=1 Wpisz dane z data_in[2:0] do RSS Wpisz dane z data_in[7:0] do zatrzasku Kasuj zatrzask i RSS

8 Diagram kasowania danych APSC SAR arastające zbocze reset flag_counter = 0 counter = 0 flag_half_counter = 0

9 Diagram trybu 0 APSC SAR zbocze narastające clk cwr[2]=1 A Mode1 cwr[1:0]=00

10 Diagram trybu 0 c.d. APSC flag_counter=0 counter=ff Przepisz zatrzask do licznika i ustaw flag_counter = 1 counter=counter+1 Ustaw cwr[2]=0 flag_counter=0

11 Diagram trybu 1 APSC Mode1 Cwr[1:0]=01 Mode2 flag_counter=0 counter=ff Przepisz zatrzask do licznika i ustaw flag_counter = 1 Ustaw flag_counter=0 counter=counter+1 A

12 Diagram trybu 2 APSC Mode2 cwr[1:0]=10 A flag_counter=0 Przepisz zatrzask do licznika i ustaw flag_counter = 1 counter={0, latch_counter[7:1]} Ustaw half_flag_counter= ~half_flag_counter counter=counter-1 counter=0 Ustaw flag_counter=0 A

13 Diagram dekodera APSC L i c z n i k RSS counter=ff & cwr[1:0]=00 & flag_counter=1 counter=ff & cwr[1:0]=01 cwr[1:0]=10 & flag_half_counter=1 data_out

14 Proceduralne przypisanie ciągłe APSC

15 Automat skończony