Układy cyfrowe i operacje logiczne

Transkrypt

1 Temat: Układy cyfrowe i operacje logiczne Rozdziały wykładu: 1. Ogólna definicja układu cyfrowego 2. Funkcje logiczne i kombinacyjne układy cyfrowe 3. Proste kombinacyjne układy cyfrowe 4. Programowalne układy logiczne 5. Ogólny model sekwencyjnych układów cyfrowych 6. Przerzutniki 7. Rejestry 8. Liczniki 9. Układy cyfrowe programowalne u użytkownika

2 Ogólna definicja układu cyfrowego Podstawowymi składnikami budowy sprzętu cyfrowego są układy cyfrowe (ang. digital circuits). Układ cyfrowy można przedstawić jako blok posiadający n wejść i m wyjść, na których zakłada się obecność sygnałów cyfrowych (ang. digital signals). X 1 X 2... X n Y 1 Y 2... Y m Reprezentacja blokowa układu cyfrowego

3 Sygnały cyfrowe przyjmują wartości pochodzące ze skończonego zbioru wartości dopuszczalnych czyli tzw. sygnałów dyskretnych ( ang. discrete signals). Przykładem są np. sygnały binarne czyli dwuwartościowe (ang. binary signals lub two-value signals). Sygnały dyskretne czyli cyfrowe należy odróżnić od sygnałów analogowych (ang. analog signals), które mogą przyjmować wszystkie wartości rzeczywiste z zadanego przedziału. Układy, w których występują sygnały analogowe nazywamy układami analogowymi (ang. analog circuits). Komputery zbudowane wyłącznie z układów cyfrowych nazywamy komputerami cyfrowymi (ang. digital computers). Komputery zbudowane wyłącznie z układów analogowych nazywamy komputerami analogowymi (ang. analog computers). Komputery zbudowane z układów cyfrowych i analogowych nazywamy komputerami hybrydowymi (ang. hybrid computers).

4 W organizacji logicznej i czasami architekturze komputerowej istotne jest opisanie działania układów cyfrowych poprzez podanie zależności sygnałów wyjściowych od sygnałów wejściowych. Zależności te rozpatrujemy w czasie dyskretnym, czyli złożonym z wybranych kolejnych chwil czasowych.

5 Wyróżniamy dwa typy układów cyfrowych ze względu na rodzaj zależności między wejściami i wyjściami. Jeżeli każdy sygnał wyjściowy w danej chwili zależy wyłącznie od sygnałów obecnych w tej chwili na wszystkich wejściach układu, to taki układ nazywamy układem kombinacyjnym ( ang. combinational circuit). Układy kombinacyjne nie posiadają pamięci, tzn. ich zachowanie w przeszłości nie jest w żaden sposób w nich rejestrowane i nie ma wpływu na ich zachowanie w bieżącej chwili. Jeżeli każdy sygnał wyjściowy w danej chwili zależy od sygnałów na wszystkich wejściach układu oraz od sekwencji sygnałów, które były podawane na wejścia w chwilach poprzednich to taki układ nazywamy układem sekwencyjnym (ang. sequential circuit).

6 W zależności od liczby wartości, którą mogą przyjmować sygnały w układach cyfrowych mówimy o : binarnych układach cyfrowych, trójkowych (trójwartościowych) układach cyfrowych, itd.

7 Funkcje logiczne i kombinacyjne układy cyfrowe Działanie kombinacyjnego układu cyfrowego można opisać za pomocą funkcji Y i = f (X 1, X 2,..., X n ), opisującej wszystkie wyjścia Y i układu w zależności od wartości na wszystkich wejściach X j. Funkcję f nazywamy funkcją wyjść układu (ang. output function). Jeśli układ ma n wejść, to funkcję f nazywamy funkcją n zmiennych. Jeśli wejścia i wyjścia są dwuwartościowe to układ nazywamy binarnym układem cyfrowym (ang. binary digital circuit).

8 Podstawowym sposobem zapisu funkcji f jest podanie dla f tzw. tablicy prawdy (ang. truth table). A B C i S C o Tablica prawdy sumatora jednobitowego Bity sumowane A, B, przeniesienie początkowe C i zmienne (sygnały) wejściowe. Sumator wytwarza wartości bitu sumy S i przeniesienia wyjściowego C o zmienne (sygnały) wyjściowe.

9 Innym sposobem opisu funkcji logicznej są tablice Karnaugh a, (ang. Karnaugh table). Wiersze i kolumny są przypisane kolejnym kombinacjom wartości podzbiorów zmiennych wejściowych według kodu Graya. W polach przypisanych różnym kombinacjom wartości zmiennych wejściowych wpisujemy wartości funkcji. W ten sposób opisujemy funkcję f przez podanie jej wartości dla wszystkich kombinacji sygnałów wejściowych.

10 Kod Graya długości n jest to ciąg wszystkich 2 n różnych słów n-bitowych, uporządkowanych tak, by dwa dwa kolejne słowa różniły się tylko na jednej pozycji (inaczej kod refleksyjny). Kod n bitowy Graya tworzy się przez rozszerzanie kodu Graya n-1 bitowego: Najpierw tworzymy odbicie lustrzane kodu n-1 bitowego. Następnie dopisujemy po lewej stronie zera i jedynki, w symetrycznych częściach kodu odbitego. Kod Graya 1-bitowy Kod Graya 2-bitowy Kod Graya 3-bitowy

11 Tablice Karnaugha dla wyjścia bitu sumy S i wyjścia przeniesienia C 0 sumatora 1-bitowego podane są poniżej. S C i AB C 0 C i AB Tablice Karnaugha dla sumatora 1-bitowego Na podstawie tablicy prawdy albo tablicy Karnaugha danej funkcji wyjść układu można zaprojektować wnętrze układu cyfrowego, który ma wytwarzać zadane sygnały wyjściowe na podstawie zadanych sygnałów podawanych na wejścia. Odwzorowanie jedynek zawartych w tych tablicach na tzw. podstawowe (elementarne) funkcje logiczne, które są bezpośrednio realizowalne przez podstawowe (elementarne) układy logiczne.

12 Wyrażenia logiczne (ang. logical statements) służą do opisania funkcji kombinacyjnych układów logicznych, tzn. określenia (wyliczenia przy użyciu specjalnych operacji logicznych) wyjść układu w zależności od wejść (w funkcji wejść). Operacje logiczne pochodzą z tzw. algebry Boole'a, która jest rachunkiem wykonywanym na zmiennych przyjmujących określoną liczbę wartości. W przypadku układów cyfrowych, których wejścia i wyjścia są binarne, operacje te dotyczyć będą zmiennych 2-wartościowych czyli binarnych a algebra będzie tzw. binarna.

13 Operacje binarnej algebry Boole'a są następujące: iloczyn logiczny a b lub ab (dla operacji na dwu zmiennych a, b) suma logiczna a b lub a + b (dla operacji na dwu zmiennych a, b) negacja a

14 Wartości operacji logicznych określone są zgodnie z tabelką a b iloczyn suma negacja a negacja b Operacje iloczynu logicznej i sumy logicznej mogą zawierać dowolną liczbę zmiennych, np. a b c d czyli (abcd) lub e f g h czyli (e+f+g+h).

15 Wyrażenia logiczne stanowią sumę logiczną iloczynów logicznych (tzw. termów) zapisujących wszystkie te kombinacje zmiennych wejściowych, którym w tabeli prawdy funkcji lub w tablicy Karnaugha odpowiadają wartości wyjść równe l. Jeżeli dla xl = l, x2 = 0, x3 = 1, x4 = 0 wyjście układu ma wartość l, to term zapisujemy jako iloczyn logiczny: x1 x2 x3x4 Ma on rzeczywiście wartość l, gdy te zmienne mają wartości jak wyżej. Stąd opisując termami wszystkie "jedynki" wyjścia układu i sumując je logicznie, tworzymy zapis funkcji tego wyjścia w postaci wyrażenia logicznego. Funkcje tę nazywa się logiczną lub czasem przełączającą (ang. logical function, switching function).

16 Najprostsza realizacja układów cyfrowych: buduje się najpierw składowe układy cyfrowe realizujące wszystkie termy, wyjścia tych układów podaje się na wejścia układu realizującego sumę logiczną. Wyjście sumy stanowi wyjście całego układu opisanego danym wyrażeniem logicznym. Układy realizujące pojedyncze operacje logiczne, nazywamy funktorami logicznymi lub bramkami logicznymi (ang. logical gates).

17 Podstawowe funkcje i funktory logiczne Nazwa funkcji Symbol graficzny Tablica prawdy AND A B X A B X OR A B X A B X NOT A X A X

18 NAND A B X A B X NOR A B X A B X XOR A B X A B X

19 Inne używane symbole funktorów logicznych AND OR XOR Wzmacniacz dwuwyjsciowy z negacją Negacja na wejściu funktora

20 Sposób budowania układów logicznych Załóżmy, że chcemy zbudować czterowejściowy układ logiczny, o wejściach A, B, C, D i wyjściu Y. A B C D Y Chcemy aby, układ zachowywał się zgodnie z podaną poniżej tablicą Karnaugha - tzn. aby wytwarzał jedynki na swoim wyjściu Y tylko dla takich kombinacji wartości wejść A, B, C, D, które odpowiadają jedynkom w tablicy, dla pozostałych kombinacji wejść wartość Y ma być równa 0.

21 CD AB Funkcja logiczna Y = f(a, B, C, D), uzyskana przez opisanie wszystkich jedynek w tablicy Karnaugha prze iloczyny prostych lub zanegowanych zmiennych A, B, C, D ma postać: Y = ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD Zanegowane zmienne umieszczamy w iloczynach tam, gdzie do kombinacji wartości sygnałów odpowiadających jedynce wchodzi wartość 0 tych zmiennych.

22 Możemy zbudować elementarny układ iloczynu logicznego bramkę AND dla każdego iloczynu (termu) występującego w wyrażeniu logicznym opisującym wyjście Y i zsumować logicznie wyjścia ze wszystkich bramek AND w jednym układzie sumy logicznej OR. Pełny układ logiczny zawiera 9 funktorów logicznych: 8 bramek AND i jedna bramkę OR. D C B A Y D C B A

23 Upraszczanie realizacji sprzętowej funkcji logicznych Tablica Karnaugha umożliwia redukcję liczby użytych bramek i ich złożoności. Spróbujmy opisać iloczynami takie grupy jedynek, które dadzą się opisać iloczynem logicznym z mniejszą liczbą zmiennych niż wszystkie ABCD. Łatwo zauważyć, że będą to grupy, które dadzą się objąć w tablicy obwiednią: kwadratową lub prostokątną (można je prowadzić z zawinięciem poprzez granice tablicy). Grupy takich jedynek dla naszej tablicy Karnaugha pokazuje rysunek poniżej: CD AB AD A CD AB C Widoczne grupy jedynek można opisać jako iloczyny podane na rysunku.

24 Funkcję logiczną Y możemy więc zapisać w znacznie prostszy sposób niż poprzednio, jako sumę logiczną tylko trzech termów: Y = AD ABC AC D Każdy z termów występujących w powyższym wyrażeniu logicznym możemy teraz zrealizować w osobnym układzie iloczynu logicznego i następnie zsumować w jednym układzie sumy logicznej. D C B D C A A A Y W ten sposób udało nam się zbudować prostszy układ logiczny realizujący naszą funkcję logiczną Y = f(a, B, C, D). Tylko 4 funktory, mniej wejść - w szczególności bramka sumy logicznej ma tylko 3 wejścia, zamiast 8, jak w poprzedniej wersji układu.

25 Proste kombinacyjne układy cyfrowe Binarne układy logiczne możemy budować w dwu technikach: Pozytywnej, w której sygnał aktywny, niosący w sobie informację ma wartość 1, Negatywnej, w której sygnał aktywny, niosący w sobie informację ma wartość 0. Sygnał aktywny zwykle powoduje uruchomienie wykonania jakiejś operacji w układzie do którego dochodzi.

26 Dekodery binarne Dekoder binarny jest układem, który zamienia podany na jego wejście kod binarny na pobudzenie jego linii wyjściowej, która jest przypisana temu kodowi. Dekoder binarny o n wejściach ma 2 n linii wyjściowych. Tylko jedna linia wyjściowa dekodera jest w danej chwili aktywna.

27 Dekoder dwuwejściowy w technice pozytywnej a) Układ logiczny b) Tablica prawdy X Y A 0 A 1 A 2 X Y A 0 A 1 A 2 A A 3

28 Dekoder dwuwejściowy w technice negatywnej W technice negatywnej używamy funktorów zanegowanych funkcji logicznych. Na schematach układów logicznych w tej technice negatywne aktywne sygnały oznaczamy przez zanegowanie nazw zmiennych wyjściowych układu. a) Układ logiczny b) Tablica prawdy aktywny stan niski X Y Układ logiczny A 0 A 1 A 2 X Y A0 A1 A A A 3

29 Multiplekser jest układem kombinacyjnym, który przekazuje na swoje wyjście sygnały z jednego ze swoich wielu wejść, które jest określone przez sygnał wybierający (sterujący). X Y S sygnał wybierający F X Y S F Multiplekser dwuwejściowy

30 Demultiplekser jest układem kombinacyjnym, który przekazuje sygnały ze swojego wejścia na jedno ze swoich wielu wyjść, które jest okreslone przez sygnał wybierający (sterujący). Multiplekser współpracujący z demultiplekserem służy do sterowania przesyłaniem informacji z wielu źródeł do wielu odbiorników poprzez wspólną szynę jednokierunkową. Źródło 1 Źródło 2 Źródło 3 szyna Multiplekser Demultiplekser Odbiornik 1 Odbiornik 2 Źródło 4 Sterowanie Sterowanie

31 Typowymi układami kombinacyjnymi są sumatory binarne (ang. binary adders). Sumatory binarne możemy podzielić ze względu na liczbę sumowanych bitów na: sumatory elementarne które, sumują dwa bity argumentów i bit przeniesienia wejściowego, sumatory wielobitowe które, sumują liczby wielobitowe. Elementarne sumatory binarne budujemy z półsumatorów (ang. half adders), które sumują dwa bity argumentów i wytwarzają bit sumy (ang. sum bit) oraz bit przeniesienia (ang. carry).

32 Półsumator A, B wejścia bitów argumentów, C wyjście przeniesienia półsumatora, C i, C o wejście i wyjście przeniesienia sumatora elementarnego (od ang. input, output), S wyjścia bitu sumy. Układ logiczny Tablica prawdy Symbol A B S C A B S C A S PS B C

33 Sumator elementarny możemy zbudować z dwu pół-sumatorów. C i A B PS S C PS S C S C 0 A B C i S SUM C 0 a) Układ logiczny b) Symbol układu A B C i S C o c) Tabela prawdy

34 Sumatory wielobitowe budujemy w najprostszy sposób przez kaskadowe połączenie wielu sumatorów elementarnych, podając wyjścia przeniesień ze stopni poprzednich na wejścia przeniesień stopni następnych. Symbol graficzny sumatora wielobitowego używany w schematach blokowych komputerów jest pokazany na przykładzie poniżej. A 3 A 2 A 1 A 0 B 3 B 2 B 1 B 0 C 4 S S S 2 S 1 S 0 Symbol sumatora wielobitowego (4-bitowego)

35 Bramka trójstanowa. Bramka trójstanowa umożliwia odcięcie swojego wyjścia od reszty ukladów. Wejścia tej bramki przyjmują sygnały dwuwartościowe: 0 lub 1. Wyjście tej bramki może przyjmować trzy wartości: 0, 1 lub tzw. wartość trzecią (stan trzeci) oznaczany cyfrą 2. Stan trzeci odpowiada odcięciu (rozwarciu połączenia) wyjścia bramki trójstanowej od reszty układów (nazywany jest stanem wysokiej impedancji).

36 a) działanie bramki trójstanowej NAND b) tablica prawdy bramki trójstanowej NAND A B C A B C X X Wejście Wyjście C A B X

37 Bramki trójstanowe umożliwiają podłączanie wielu układów logicznych do wspólnych dwukierunkowych dróg przesyłania binarnych sygnałów logicznych. Można to prześledzić na przykładzie zwrotnicy, zbudowanej przy użyciu bramek trójstanowych negacji (odcięcie przy sygnale 0). Do układu pamięciowego Do szyny Wybór kierunku: 0 -do szyny 1 - z szyny Sterowanie zwrotnicą: 1- połącz, 0-rozłącz Układ zwrotnicy szyny

38 Układ powyższy zapewnia możliwość przesyłania danych poprzez wspólne linie przesyłowe w obu kierunkach (szyna dwukierunkowa). Układ wymaga podania binarnych sygnałów: Wybór kierunku i Sterowanie zwrotnicą. Jeżeli Sterowanie zwrotnicą jest równe 0, to wszystkie bramki trójstanowe są w stanie trzecim i zwrotnica nie łączy szyny z układem pamięciowym. Jeśli Sterowanie Zwrotnicą jest równe 1 to Wybór kierunku określa parę bramek trójstanowych, które przewodzą w określonym kierunku od lub do szyny. Jednocześnie, dwie pozostałe bramki odcinają nie używane linie idące do układu pamięciowego od szyny.

39 Programowalne układy logiczne Dla łatwej realizacji dowolnych funkcji logicznych stosowane są programowalne układy (struktury) logiczne (ang. programmable logical devices - PLD). Ich struktura naśladuje ogólną strukturę wyrażenia logicznego, która stanowi sumę logiczną iloczynów elementarnych zmiennych wejściowych (termów). Są to zatem układy zbudowane z dwu połączonych ze sobą kaskadowo układów o regularnej strukturze: tzw. matryc logicznych (ang. logical arrays).

40 Zmienne wejściowe X 0 X 1 X n-2 X n-1 PLD Matryca AND k Matryca OR Z 0 Z 1 Z p-1 Zmienne wyjściowe Ogólna struktura programowalnego układu logicznego

41 W praktyce najbardziej popularne są dwa główne typy programowalnych ukladów logicznych. Jeden typ to programowalne matryce logiczne typu PLA (ang. programmable logic arrays PLA), w których programuje się obydwie matryce. Drugi typ programowalnych układów logicznych to tzw. programowalne matryce logiczne typu PAL (ang. programmable array logic PAL), w których programuje się jedynie matryce bramkową AND.

42 X n-1 X 0 Programowalne układy OR 1 2 k-1 k Programowanle układy AND Z p-1 Z 0 Struktura programowalnej matrycy logicznej typu PLA

43 Programowanie programowalnej matrycy logicznej polega na przerwaniu (przepaleniu) niepotrzebnych podłączeń linii wejściowych do bramki tak, by nieprzerwane połączenia doprowadzały do bramki sygnały odpowiadające żądanemu iloczynowi elementarnemu. W matrycy AND wytwarza się wszystkie potrzebne iloczyny elementarne zadanej funkcji logicznej. Wyjścia bramek realizujących te iloczyny elementarne podłącza się do tego samego układu sumy logicznej (OR), w drugiej matrycy logicznej tzw. matrycy OR. Każda bramka OR sumuje zatem pewna liczbę iloczynów logicznych i wytwarza przez to inną funkcję logiczną. Zatem programowalna matryca logiczna realizuje jednocześnie wiele funkcji logicznych zmiennych binarnych z tego samego zbioru, po jednej na każdym wyjściu z matrycy OR.

44 X n-1 X 0 Ustalone układy OR 1 2 k-1 k Programowanle układy AND Z p-1 Z 0 Struktura programowalnej matrycy logicznej typu PAL.

45 Układami kombinacyjnymi o podobnej budowie są również pamięci stałe typu ROM. Mają one jednak ustalone przez producenta układu scalonego obydwie matryce AND oraz OR. Do programowalnych matryc logicznych zaliczamy również programowalne pamięci stałe typu PROM, w których można "zaprogramować" dane zawarte w matrycy OR.

46 Ogólny model sekwencyjnych układów cyfrowych W modelu sekwencyjnego układu cyfrowego, oprócz wejść i wyjść, występuje tzw. stan układu, (ang. state, status) Stan układu zmienia się po każdej zmianie sygnałów na wejściach i jest pamiętany w układzie do kolejnej zmiany sygnałów na wejściach. Sygnały wyjściowe w danej chwili zależą od sygnałów na wejściach układu oraz od stanu układu. Stan układu jest wynikiem całej sekwencji sygnałów, które były podawane na wejścia w chwilach poprzednich, od początku działania układu.

47 Układy sekwencyjne stale pamiętają swoje stany - są to układy z pamięcią, w odróżnieniu od układów kombinacyjnych, które pamięci nie mają.

48 Układ sekwencyjny jest modelowany (przedstawiany na poziomie abstrakcji opisującym zależności między ich wejściami, wyjściami i stanami) w postaci tzw. automatu (ang. automaton). Automat opisywany jest dwiema funkcjami: a) funkcja przejść, która podaje zależność stanu w chwili następnej od stanu bieżącego i wartości na wejściu, b) funkcji wyjścia, która podaje zależność wyjścia od stanu bieżącego i wartości na wejściu,

49 W zależności od sposobu działania tych funkcji przejść i wyjścia rozróżniamy dwa typy automatów i tym samym układów sekwencyjnych: a) automat Mealy ego, w którym wyjście zależy od stanu automatu i wejścia, b) automat Moore a, w którym wyjście zależy jedynie od stanu automatu, a więc przejście do określonego stanu określa sygnały na wyjściu.

50 Automaty mogą być przedstawione są w postaci schematu blokowego, w którym bloki odpowiadają u zytym funkcjom. X P S W S Y P W X Y t t ( S X ) t Y = W, t t ( S X ) t S +τ = P, t Y = W t ( A ) t t ( S X ) t S +τ = P, a) Automat Mealy ego b) Automat Moore a Wejścia X, wyjścia Y, stan S, funkcja przejść P, funkcja wyjść W

51 Przerzutnik Najprostszy rodzaj układu sekwencyjnego - przerzutnik (ang. flip-flop). Nazwa pochodzi od przechodzenia między dwoma stanami, które może on osiągać i pamiętać. Dla potrzeb binarnych układów cyfrowych, stany te są kodowane binarnie cyframi 0 i 1. Przerzutniki służą więc do przechowywania i zapamiętywania pojedyńczych bitów informacji.

52 Działanie przerzutników opisywane jest tablicami prawdy, w których podana jest funkcja przejść i wyjść. Przerzutniki są automatami typu Moore a a więc w przerzutnikach - stan układu jednoznacznie określa wartość sygnału na wyjściu. Przerzutniki możemy budować za pomocą odpowiednio połączonych bramek logicznych.

53 Przerzutnik RS Najprostszym przerzutnikiem jest przerzutnik RS (od swoich wejść R, S - ang. Reset, Set zeruj, ustaw na jedynkę). R S

54 S R S n R n n n s.n. R S a) symbol graficzny b) tablica przejść c) wykres czasowy

55 Sprzężenie zwrotne powoduje, że stany przerzutnika są stabilne (tzn. nie ulegają niekontrolowanym wahaniom) i co więcej utrzymują się nie zmienione po usunięciu sygnałów (1) na wejściach. Ta własność powoduje o, że przerzutniki są używane w układach cyfrowych do budowy podstawowych układów pamiętających. Przerzutniki mają zwykle dwa wyjścia: proste i zanegowane, reprezentujące prosty i zanegowany stan przerzutnika, (będziemy oznaczać je, ). Do budowy przerzutnika RS można użyć też innych bramek, niż pokazane na rysunku, np. NAND.

56 Sposób działania przerzutnika RS przy zmianie jego sygnałów wejściowych można prześledzić na rysunku poniżej. R=0 =0 R=0 =1 S=0 =1 S=1 =0 (a) stan początkowy (b) stan po zmianie S na 1 R=0 =1 R=1 =0 S=0 =0 S=0 =1 (c) stan po zmianie S na 0 (d) stan po zmianie R na 1 Podanie 1 jednocześnie na R i S jest niedozwolone - niepoprawna praca układu (obydwa wyjścia równe 0).

57 Synchronizowany przerzutnik RS. Zmiana stanu układu może nastąpić tylko przy obecności aktywnego sygnału (1) na wejściu zegarowym. R C R' S S' S C R S n R n n n s.n. C R S a) symbol graficzny b) tablica przejść c) wykres czasowy

58 Przerzutnik D Jest on powszechnie używany do budowy rejestrów. Jego zaletą jest to, że do wyznaczenia rodzaju stanu do którego przerzutnik ma przejść jest używane tylko jedno wejście (w przerzutniku RS - dwa wejścia). Przerzutnik D ma tzw. wejście ustawiające D oraz wejście zegarowe (wyzwalające) C. Jego nazwa pochodzi od angielskiego słowa Delay - opóźnienie, gdyż zapamiętuje on i powtarza na swoim wyjściu wartość sygnału na D z opóźnieniem określonym przez pojawienie się sygnału na wejściu C. W zależności od budowy, przerzutnik D może być wyzwalany poziomem albo zboczem sygnału C. W zależności od rodzaju użytych bramek, przerzutnik D może być wyzwalany poziomem 1 lub 0 albo rosnącym lub opadającym zboczem sygnału C.

59 Przerzutnik D wyzwalany poziomem sygnału C (inaczej zatrzask D, ang. latch D) R R' C D C D S S' t 1 t 2 t 3 t 4 czas a) Układ przerzutnika b) Wykres czasowy C D Wejście D Wyjście (t+1) Oznaczenie graficzne Tablica wartości logicznych

60 Powyższy przerzutnik zmienia stan zgodnie z sygnałem D przy obecności sygnału C równego 1. Wadą takiego przerzutnika jest to, że przy dłuższym aktywnym sygnale C, zmienia on swój stan powtarzając zachodzące w tym czasie zmiany sygnału D, w tym wszelkie zakłócenia. Tę wadę można ograniczyć przez zbudowanie prostego przerzutnika D wyzwalanego zboczem sygnału C, który również jest oparty na synchronizowanym przerzutniku RS ale w którym sygnał wyzwalający dochodzący do przerzutnika RS trwa bardzo krótko. D C D' C' ' ' Sygnał wyzwalający dochodzący do wejścia C' po pojawieniu się rosnącego zbocza sygnału wyzwalającego C ma "szpilkową" szerokość równą czasowi propagacji sygnału przez bramkę negacji umieszczoną na wejściu iloczynu logicznego.

61 Symbole przerzutnika typu D wyzwalanego zboczem D C D C Wyzwalany zboczem narastającym Wyzwalany zboczem opadającym

62 Przerzutnik T Jego nazwa pochodzi od angielskiego słowa Toggle przełącznik. Ma dwa wejścia: zezwalające T i wyzwalające (zegarowe) Z. Zmienia swój stan na przeciwny pod wpływem sygnału zegarowego Z (rosnące zbocze) w obecności aktywnego sygnału (1) na wejściu T. Używany często do budowy liczników. Z T Wejście T(t) Wyjście (t+1) 0 (t) bez zmian 1 (t) (negacja) 1 0 Oznaczenie graficzne Tablica wartości logicznych

63 Rejestry Rejestr (ang. register) służy do przechowywania (pamiętania) ciągów bitów informacji. Rejestry są budowane z przerzutników, przeważnie połączonych przy pomocy pewnej liczby bramek logicznych. Poszczególne bity informacji zapamiętywane są w przerzutnikach, które nazywane są pozycjami lub stopniami rejestru.

64 Pod względem sposobu działania wyróżniamy trzy rodzaje rejestrów: rejestry równoległe (ang. parallel registers), do których zapis i odczyt odbywa się równolegle na wszystkich pozycjach, rejestry szeregowe czyli przesuwne (ang. serial registers lub shift registers), w których zapis i odczyt informacji odbywa się szeregowo bit po bicie, rejestry szeregowo-równoległe (ang. serial/parallel registers), w których zapis i odczyt może odbywać się szeregowo lub równolegle.

65 Schemat logiczny rejestru równoległego B0 B1 B2 B3 Odczyt D C D C D C D C Zapis I0 I1 I2 I3 Jest zbudowany jest z 4 przerzutników D pracujących równolegle. Zapis następuje po równoległym podaniu bitów danych I na wejścia D przerzutników oraz sygnału wyzwalającego zapis doprowadzonego równolegle do wszystkich przerzutników. Odczyt jest sterowany sygnałem odczyt, który otwiera bramki I podłączone do wyjść wszystkich przerzutników. Schemat logiczny rejestru szeregowego (przesuwnego).

66 Dane D C D C D C D C Zegar Rejestr ten jest zbudowany z przerzutników D. Zapis następuje przez podawanie kolejnych bitów informacji na wejście D pierwszego przerzutnika od lewej wraz z sygnałami zegarowymi zegar. Po każdym impulsie sygnału zegarowego, informacja w rejestrze przesuwa się o jedna pozycję w prawo. Odczyt informacji następuje przez podawanie sygnałów na wejście zegar.

67 Wyjście 0 rejestru można podłączyć, poprzez odpowiednie bramki pośredniczące do wejścia D lewego skrajnego przerzutnika. Wtedy otrzymujemy tzw. cykliczny rejestr przesuwny. W tym rejestrze przesuwana informacja nie jest tracona (jak w poprzednim przypadku), lecz jest zachowana w obrębie rejestru w przesuniętej postaci. Taki rejestr może służyć jako generator zadanego ciągu impulsów. Ten ciąg trzeba najpierw wpisać do rejestru a potem można go wielokrotnie wykorzystywać.

68 Rejestr szeregowo/równoległy. Jego schemat, jest połączeniem schematu rejestru równoległego i szeregowego. Informacja rejestru może być wpisana albo odczytana równolegle lub szeregowo, poprzez podawanie odpowiednich sygnałów sterujących. Rejestry tego typu są wykorzystywane przede wszystkim do konwersji (zamiany) postaci informacji przesyłanej w systemie z szeregowej na równoległą lub odwrotnie z równoległej na szeregową. Rejestr taki może też być łatwo zmodyfikowany na cykliczny rejestr szeregowo/równoległy. Najpierw dany ciąg bitów jest równolegle wpisywany do rejestru a potem jest szeregowo wyprowadzany na wyjście skrajnego przerzutnika w rejestrze.

69 W schematach blokowych komputerów rejestry przedstawia się jako wąskie prostokąty (puste lub podzielone na mniejsze prostokąty odpowiadające stopniom), do których doprowadzono strzałki odpowiadające wejściu i wyjściu rejestru. Wejścia (wyjścia) szeregowe rejestrów rysowane są jako cienkie strzałki. Wejścia (wyjścia) równoległe rejestrów rysowane są jako grube strzały. Szeregowe drogi przesyłania informacji rysowane są w tych schematach jako linie cienkie a drogi równoległe jako linie grube.

70 Często wiele rejestrów jest połączonych wspólną drogą przesyłania informacji. Taka droga a właściwie urządzenie pozwalające na przysłanie informacji między wieloma rejestrami lub innymi urządzeniami pamiętającymi lub przetwarzającymi nazywane jest szyną albo magistralą (ang. bus). W zależności od sposobu przesyłania bitów informacji rozróżniamy szyny szeregowe i szyny równoległe (ang. serial bus, parallel bus). Tylko jedno urządzenie np. rejestr może nadawać informację do szyny. Natomiast wiele urządzeń może czytać nadaną informację na raz. Dostęp do szyny jest koordynowany przez tzw. arbitra szyny czyli urządzenie odbierające zgłoszenia urządzeń na nadawanie i przydzielającego im szynę zgodnie z pewną ustaloną strategią rozstrzygania konfliktów zgłoszeń.

71 Zwykle zgłoszenie i adres odbiorcy zawarte są w nagłówku przesyłanej informacji. Wszyscy odbiorcy czytają przesyłany nagłówek, dekodują go i tylko te urządzenia, których przesłanie dotyczy, wczytują do siebie przesyłaną informację. W schematach blokowych komputerów szyny równoległe rysowane są grubymi liniami lub podwójnymi liniami. Szyny szeregowe rysowane są pojedynczymi liniami.

72 Liczniki Liczniki są bardzo ważnym rodzajem układów sekwencyjnych. Zasadniczą częścią licznika jest ciąg przerzutników, których stany stanowią stan licznika. Licznik przechodzi od stanu do stanu pod wpływem kolejnych impulsów podawanych na jego wejście. Strukturę licznika projektuje się w taki sposób, aby stany licznika zmieniały się w zadany sposób czyli przebiegały przy kolejnych impulsach wejściowych zadaną sekwencję stanów. Tę zadaną sekwencję stanów uzyskuje się przez wstawienie między przerzutniki specjalnie dobranych sprzężeń zwrotnych z użyciem bramek logicznych.

73 Asynchroniczny licznik binarny Składa on się wyłącznie z przerzutników typu D. Impulsy wejściowe podawane są na wejście C pierwszego przerzutnika w szeregu. Asynchroniczny licznik binarny służy do zliczania liczby impulsów na jego wejściu, gdyż kolejne jego stany odpowiadają reprezentacji binarnej kolejnych liczb całkowitych.

74 0 1 2 Zegar D C D C D C Zegar Impuls zegara Wykres czasowy dla licznika asynchronicznego Tabela przejść między stanami Asynchroniczny licznik binarny

75 Licznik pierścieniowy. Składa się on wyłącznie z przerzutników D. Licznik przesuwa w swoich stopniach wprowadzony wstępnie ciąg bitowy w wyniku impulsów zegarowych na wejścia C przerzutników. Licznik może również służyć jako generator zadanych ciągów bitów. D C D C D C D C Zegar Licznik pierścieniowy na przerzutnikach D

76 Licznik binarny na przerzutnikach typu T Zlicza kolejne impulsy podawane na jego wejście liczące W przy obecności sygnału 1 na wejściu Z. Przy kolejnych impulsach W przerzutniki T i przebiegają stany odpowiadające kodom binarnym kolejnych liczb całkowitych od 0 do T 3 T 2 T 1 T 0 Wejście liczące W Z 4-bitowy licznik binarny na przerzutnikach T

77 Układy cyfrowe programowalne u użytkownika Programowalne układy wielkiej skali integracji, które zawierają zarówno kombinacyjne układy logiczne - (bramki logiczne) jak i układy sekwencyjne (przerzutniki), które mogą być dynamicznie łączone w określone struktury cyfrowe, posiadające potrzebne własności funkcjonalne. Struktura takiego układu cyfrowego jest regularna. Bramki i przerzutniki są umieszczone w układzie w postaci tzw. bloków logicznych BL o ustalonych powtarzalnych strukturach. Bloki logiczne wstawiane są w oczka regularnej, zwykle prostokątnej, struktury linii łączących bloki między sobą oraz doprowadzające informacje sterujące połączeniami. Połączenia między liniami są realizowane przez bloki połączeń BP. Połączenia wewnątrz bloków logicznych BL realizują układy wiążące sterowane, poprzez linie łączące, zawartością specjalnej pamięci sterującej konfiguracją.

78 Pamięć sterująca konfiguracją przechowuje informacje konfigurujące układ. Informacja konfigurująca jest wprowadzana do pamięci sterującej przed rozpoczęciem wykorzystywania układu do obliczeń i następnie jest utrzymywana statycznie w tej pamięci, powodując utrzymywanie się w układzie zaprogramowanych połączeń. W ten sposób, za pomocą informacji konfigurującej wprowadzonej do pamięci sterującej, układ osiąga określoną strukturę a tym samym możliwości funkcjonalne wykonywania potrzebnych operacji obliczeniowych.

79 Układy tego typu nazywane są układami cyfrowymi programowalnymi u użytkownika - FPGA (ang. field programmable gate arrays FPGA). W układach FPGA można modelować większe układy składające się na bloki funkcjonalne, rejestry a nawet całe procesory. Układy FPGA są często wykorzystywane w fazie projektowania ostatecznej wersji docelowego układu cyfrowego, zanim końcowa zoptymalizowana i zweryfikowana forma układu zostanie wytworzona w postaci jednego dużego scalonego układu cyfrowego. Układy te są też czasami wykorzystywane w produktach komercyjnych, w przypadkach, gdy wyprodukowanie układów o statycznych strukturach nie jest opłacalne lub wymaga zbyt dużych nakładów finansowych.

80 BL = Blok Logiczny BP = Blok Połączeń BP BP BL BP BP BP BL BL BP BP BP BL BL Struktura blokowa układu FPGA

81 Układ cyfrowy opracowany w firmie wytwarzającej układy wielkiej skali integracji na zlecenie użytkownika i wytworzony jako jeden uklad scalony, nazywamy układem scalonym zaprojektowanym na zlecenie (ang. Application Specific Integrated Circuit ASIC). Projektowanie układów FPGA oraz ASIC odbywa się obecnie w sposób całkowicie zautomatyzowany przy bardzo silnym wspomaganiu komputerowym. Proces projektowania sprzętowego układu cyfrowego na podstawie specyfikacji jego własności funkcjonalnych tj. operacji, które ma wykonywać, nazywa się kompilacją krzemową (ang. silicon compilation). Dla podania potrzebnej charakterystyki funkcjonalnej projektowanego układu użytkownik wykorzystuje specjalne języki nazywane językami opisu sprzętu (ang. Hardware Description Languages). Najpopularniejszymi językami opisu sprzętu są: język o nazwie VHDL (od ang. Very High Scale Hardware Description Language) oraz języki Verilog i System C, opracowane w USA.