Pamięci RAM i ROM. Pamięć RAM 2. R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd (C mbit.
|
|
- Magda Mazur
- 7 lat temu
- Przeglądów:
Transkrypt
1 Pamięci RAM i ROM R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd Pamięć RAM 2 (C mbit ) C col_array DRAM cell circuit Schematic of DRAM 4 4 array-section B. El-Kareh, Silicon Devices and Process Integration, Springer
2 Komórka dynamicznej pamięci (DRAM) z jednym tranzystorem i jednym kondensatorem 3 Schemat Pojemność pasożytnicza linii przewodnika (bitu) do podłoża Przekrój komórki z kondensatorem wykonanym na ścianach wgłębienia Pojemność przechowująca ładunek związany z pamiętaną wartością logiczną. Przykładowa wartość dla współczesnych komórek pamięci: C mbit = 20 ff Gate dielectric Gate dielectric Komórka dynamicznej pamięci (DRAM) z jednym tranzystorem i jednym kondensatorem 4 Kondensator wytworzony w głębokim rowku trawionym w podłożu Si. Dzięki temu zajmuje mało miejsca na powierzchni krzemu, a ma dużą powierzchnię dużą pojemność. Dielektryk kondensatora stanowi SiO 2 tlenek wykonany po trawieniu Si. Górną okładkę zwartą ze źródłem tranzystora dostępu stanowi warstwa poli-si typu n. (C mbit ) Dolną okładkę kondensatora stanowi uziemione podłoże typu p. word line bit line (C mbit ) Komórka z kondensatorem wykonanym na ścianach wgłębienia 2
3 Komórka dynamicznej pamięci (DRAM) z jednym tranzystorem i jednym kondensatorem 5 Example of stack-capacitor cell B. El-Kareh, Silicon Devices and Process Integration, Springer 2009 Capacitor is formed of high-k dielectrics, such as Barium-Strontium Titanate, BST [(Ba,Sr)TiO3], and Ruthenium Oxide (RuO2), Aluminum Oxide (Al2O3), Aluminum Oxide and HfO2 dual dielectric (AHO), or Zirconium oxide (ZrO2). Pamięć RAM schemat blokowy 6 3
4 Pasożytnicze pojemności linii bitu w DRAM 7 Przykład dla technologii 50 nm: Metalowa ścieżka linii bitu położona na SiO 2 tworzy pasożytniczą pojemność do podłoża. Pojemność ta łączy się równolegle do kondensatora komórki pamięci, kiedy tranzystor dostępu do komórki przewodzi, np. w trakcie odczytu. Niech pojemność jednostkowa będzie: C 1sub =100 af/µm 2. C col1sub = Powierzchnia C 1sub C col1sub = (0,1)(100)(100 af) = 1 ff To niedużo, ale mamy jeszcze pojemności złączowe związane z implantowanymi drenami rozmieszczonymi co 400 nm: C col = liczba_linii_słowa pojemność_drenu + C col1sub C col = 100 ff - pojemność pasożytnicza jest -WIĘKSZA od pojemności kondensatora komórki pamięci C mbit = 20 ff. 8 W tym momencie wybierana jest linia słowa i ładunek kondensatora komórki pamięci (zapamiętana dana) jest umieszczany na linii bitu. Duża wartość pojemności pasożytniczej linii bitu powoduje, że skok napięcia jest niewielki. Konieczny wzmacniacz odczytu stanu naładowania kondensatora komórki pamięci dynamicznej! Układ z dodatnim sprzężeniem zwrotnym ( latch zatrzask) użyty jako wzmacniacz odczytu w linii bitu. 4
5 W celu niezawodnego odczytu stanu komórki DRAM wygodnie jest użyć architektury otwartej tablicy 9 NSA nmossenseamplifier - wzmacniacz odczytu z nmos Stan jednej linii bitu podłączonej do NSA jest wzmacniany, a stan drugiej linii bitu jest wykorzystywany jako stan odniesienia. Aby tak mogło być układ trzeba rozbudować o blok wyrównywacza stanów. Wyrównywanie stanów przed operacją odczytu ze wzmacniaczem odczytu nmos 10 Przed uaktywnieniem linii słowa napięcia linii bitów tablicy 0 i tablicy 1 są wyrównywane do wartości VDD/2, przez uaktywnienie linii Eq. Wszystkie tranzystory w technologii 50 nm, 10/1 (to jest W = nm / L = 1 50 nm) Napięcie zasilania VDD = 1 V. 5
6 Odczyt - po wyrównaniu stanów linii bitów i po uaktywnieniu linii słowa, to jest po wprowadzeniu w stan przewodzenia tranzystora dostępu komórki. 11 Po wyrównaniu stanów linii bitów uaktywniana jest linia słowa, to jest tranzystor dostępu komórki jest wprowadzny w stan przewodzenia. Wskutek dołączenia pasożytniczej pojemności linii bitów różnica napięć pomiędzy linią odczytywaną, a linią odniesienia jest niewielka - tylko 83 mv w naszym przykładzie technologii 50 nm. Sytuacja ulega radykalnej zmianie po uaktywnieniu linii sense_n. Odczyt - wzmocnienie po uaktywnieniu linii sense_n 12 Odczyt 0 z komórki w tablicy 0: Po uaktywnieniu linii sense_n wzmacniacz z dodatnim sprzężeniem zwrotnym powoduje, że różnica napięć wzrasta niemal do wartości VDD/2. 6
7 Odczyt 1 z komórki w tablicy 0 13 Odczyt 1 z komórki w tablicy 0: Po uaktywnieniu linii sense_n wzmacniacz z dodatnim sprzężeniem zwrotnym powoduje, że różnica napięć wzrasta niemal do wartości VDD/2. Dwa wzmacniacze odczytu : NSA z tranzystorami nmos oraz PSA z tranzystorami pmos. 14 Różnicę napięć pomiędzy odczytywaną linią bitów a linią odniesienia można wzmocnić do wartości niemal VDD przez zastosowanie dodatkowego wzmacniacza z tranzystorami pmos. 7
8 Odświeżanie zawartości komórki DRAM 15 Odświeżanie zawartości komórki DRAM odbywa się przez uaktywnienie sense_n oraz sense_p przy przewodzącym tranzystorze dostępu. Szumy w architekturze otwartej tablicy 16 W architekturze otwartej tablicy porównywane w trakcie odczytu linie bitów są fizycznie oddalone od siebie jedna w tablicy 0, druga w tablicy 1. Jest prawdopodobne, że w liniach bitów zaindukują się różne szumy, co doprowadzi do błędów odczytu. 8
9 Zmniejszenie szumów odczytu przez zastosowanie architektury tablicy złożonej 17 W architekturze tablicy złożonej porównywane w trakcie odczytu linie bitów są fizycznie zbliżone do siebie tablica 0 i w tablica 1 przeplatają się. Jest prawdopodobne, że w liniach bitów zaindukują się podobne szumy, co zmniejszy prawdopodobieństwo błędu odczytu. Rozkład elementów komórki DRAM 18 Oszczędzamy miejsce przez użycie wspólnego kontaktu drenu dla dwóch komórek. Opóźnienie związane z propagacją sygnału wzdłuż polikrzemowej linii słowa. 9
10 Rozkład elementów komórki DRAM w architekturze otwartej tablicy 19 2F odstęp pomiędzy liniami bitu Komórka pamięci zajmuje powierzchnię 6F 2 Rozkład elementów komórki DRAM w architekturze złożonej tablicy 20 2F odstęp pomiędzy liniami bitu Komórka pamięci zajmuje powierzchnię 8F 2 -więcej niż w architekturze otwartej tablicy - w konsekwencji większe też jest opóźnienie propagacji sygnału wzdłuż linii słowa 10
11 Konstrukcje kondensatorów w komórkach DRAM 21 Gate diel Gate SiO 2 Gate diel. Gate diel Przekrój komórki z kondensatorem wykonanym na ścianach wgłębienia Przekrój komórki z kondensatorem wykonanym w jednej z warstw metalizacji Schemat Rozkład bloków pamięci DRAM w układzie scalonym 22 11
12 Pamięci DRAM współpraca układów o różnych napięciach zasilania 23 VDD = 1V Przy różnych napięciach zasilania, VDDP > VDD stan wysoki na wyjściu pierwszego inwertera nie zamknie tranzystora pmos drugiego inwertera Rozwiązaniem jest stosowanie wzmacniacza z dodatnim sprzężeniem zwrotnym VDD = 1V Komórka pamięci statycznej (SRAM) z 6 tranzystorami 24 Zajmuje dużo miejsca 12
13 Komórka pamięci statycznej (SRAM) z 2 tranzystorami i 2 rezystorami 25 Rezystory wykonywane w warstwie krzemu polikrystalicznego (typowo 10 MΩ). Komórka mniejsza niż SRAM z 6 MOS. Komórka pobiera statycznie moc. Bramki i Komórki Pamięci Statycznej CMOS Z tranzystorami o długości kanałów 32 nm; Intel r. 26 Odległość pomiędzy bramkami Powierzchnia Komórki SRAM Węzeł technologiczny Trend w skalowaniu bramek i komórek SRAM z 6 tranzystorami. Warstwy dyfuzyjne i polikrystaliczne sześciotranzystorowej komórki SRAM o powierzchni 0,346 µm 2. IEDM 2007, art. s10p02, Intel 13
14 Pamięci tylko do odczytu (ROM) 27 Chip ROM zaprogramowany przy pomocy maski. Programowalny chip ROM przepalane połączenia. Pamięć nieulotna z pływającą bramką 28 Umieszczenie ładunku w pływającej bramce prowadzi do zmiany napięcia progowego przesunięcia charakterystyk 14
15 Pamięć nieulotna z pływającą bramką napięcie progowe 29 Reprogramowalne pamięci ROM (erasable programable EPROM) 30 Zapis przez umieszczenie ładunku elektronów w pływającej bramce. Bramka i dren polaryzowane są wysokim napięciem. Elektrony uzyskują w polu elektrycznym wysoką energię. Stają się gorące. Elektrony o dostatecznie wysokiej energii pokonują barierę energetyczną tlenku bramki i są wstrzykiwane do polikrzemu pływającej bramki. Kasowanie elektronom z pływającej bramki dostarczana jest energia przez oświetlenie ultrafioletem. Uzyskawszy odpowiednią energię elektrony mogą opuścić polikrzem pływającej bramki. Proces kasowania niewygodny przyrządy zastąpione zostały przez flash. 15
16 flash_1 Pamięci nieulotne flash 31 Zapis i kasowanie, to jest umieszczanie i usuwanie elektronów w polikrzemie pływającej bramki, w wyniku tunelowania Fowlera-Nordheima. flash_2 Pamięci nieulotne flash 32 4-bitowa komórka NAND pamięci flash 16
17 flash_3 Pamięci nieulotne flash 33 Programowanie flash_4 Pamięci nieulotne flash 34 17
18 35 Pamięci nieulotne flash charakterystyki tranzystorów 18
Pamięci RAM i ROM. R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd. 2007
Pamięci RAM i ROM R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd. 2007 Tranzystor MOS z długim kanałem kwadratowa aproksymacja charakterystyk 2 W triodowym, gdy W zakresie
Bardziej szczegółowoPamięci RAM i ROM. R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd. 2007
Pamięci RAM i ROM R. J. Baker, "CMOS Circuit Design, Layout, and Simulation", Wiley-IEEE Press, 2 wyd. 2007 Tranzystor MOS z długim kanałem kwadratowa aproksymacja charakterystyk 2 W triodowym, gdy W zakresie
Bardziej szczegółowoRóżnicowe układy cyfrowe CMOS
1 Różnicowe układy cyfrowe CMOS Różnicowe układy cyfrowe CMOS 2 CVSL (Cascode Voltage Switch Logic) Różne nazwy: CVSL - Cascode Voltage Switch Logic DVSL - Differential Cascode Voltage Switch Logic 1 Cascode
Bardziej szczegółowoTemat: Pamięci. Programowalne struktury logiczne.
Temat: Pamięci. Programowalne struktury logiczne. 1. Pamięci są układami służącymi do przechowywania informacji w postaci ciągu słów bitowych. Wykonuje się jako układy o bardzo dużym stopniu scalenia w
Bardziej szczegółowoCyfrowe układy scalone
Cyfrowe układy scalone Ryszard J. Barczyński, 2010 2015 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Cyfrowe układy scalone Układy cyfrowe
Bardziej szczegółowoCyfrowe układy scalone
Cyfrowe układy scalone Ryszard J. Barczyński, 2012 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Publikacja współfinansowana ze środków
Bardziej szczegółowoArchitektura systemu komputerowego
Zakres przedmiotu 1. Wstęp do systemów mikroprocesorowych. 2. Współpraca procesora z pamięcią. Pamięci półprzewodnikowe. 3. Architektura systemów mikroprocesorowych. 4. Współpraca procesora z urządzeniami
Bardziej szczegółowoLogiczne układy bistabilne przerzutniki.
Przerzutniki spełniają rolę elementów pamięciowych: -przy pewnej kombinacji stanów na pewnych wejściach, niezależnie od stanów innych wejść, stany wyjściowe oraz nie ulegają zmianie; -przy innej określonej
Bardziej szczegółowoTechnika mikroprocesorowa. W. Daca, Politechnika Szczecińska, Wydział Elektryczny, 2007/08
Pamięci Układy pamięci kontaktują się z otoczeniem poprzez szynę danych, szynę owa i szynę sterującą. Szerokość szyny danych określa liczbę bitów zapamiętywanych do pamięci lub czytanych z pamięci w trakcie
Bardziej szczegółowoArtykuł zawiera opis i dane techniczne
Pamięci EEPROM i FLASH stosowane w sprzęcie powszechnego użytku Jakub Wojciechowski Artykuł zawiera opis i dane techniczne popularnych pamięci stosowanych w sprzęcie powszechnego użytku. Klasyfikacja pamięci
Bardziej szczegółowoTranzystory polowe FET(JFET), MOSFET
Tranzystory polowe FET(JFET), MOSFET Ryszard J. Barczyński, 2009 2015 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Tranzystor polowy złączowy
Bardziej szczegółowoTranzystory polowe FET(JFET), MOSFET
Tranzystory polowe FET(JFET), MOSFET Ryszard J. Barczyński, 2012 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Publikacja współfinansowana
Bardziej szczegółowoWykład II. Pamięci półprzewodnikowe. Studia Podyplomowe INFORMATYKA Architektura komputerów
Studia Podyplomowe INFORMATYKA Architektura komputerów Wykład II Pamięci półprzewodnikowe 1, Pamięci półprzewodnikowe Pamięciami półprzewodnikowymi nazywamy cyfrowe układy scalone przeznaczone do przechowywania
Bardziej szczegółowoTranzystory polowe JFET, MOSFET
Tranzystory polowe JFET, MOSFET Zbigniew Usarek, 2018 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Tranzystor polowy złączowy JFET Zasada
Bardziej szczegółowoWprowadzenie do techniki Cyfrowej i Mikroelektroniki
Wprowadzenie do techniki Cyfrowej i Mikroelektroniki Małgorzata Napieralska Katedra Mikroelektroniki i Technik Informatycznych tel. 26-55 mnapier@dmcs.p.lodz.pl Literatura W. Marciniak Przyrządy półprzewodnikowe
Bardziej szczegółowoCyfrowe układy scalone
Ryszard J. Barczyński, 2 25 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Układy cyfrowe stosowane są do przetwarzania informacji zakodowanej
Bardziej szczegółowoZaznacz właściwą odpowiedź
EUROELEKTRA Ogólnopolska Olimpiada Wiedzy Elektrycznej i Elektronicznej Rok szkolny 20/202 Zadania dla grupy elektronicznej na zawody I stopnia Zaznacz właściwą odpowiedź Zad. Dany jest obwód przedstawiony
Bardziej szczegółowoRóżnicowe układy cyfrowe CMOS
1 Różnicowe układy cyfrowe CMOS Różnicowe układy cyfrowe CMOS 2 CVSL (Cascode Voltage Switch Logic) Różne nazwy: CVSL - Cascode Voltage Switch Logic DVSL - Differential Cascode Voltage Switch Logic 1 Cascode
Bardziej szczegółowoLABORATORIUM PROJEKTOWANIA UKŁADÓW VLSI
Wydział EAIiE LABORATORIUM PROJEKTOWANIA UKŁADÓW VLSI Temat projektu OŚMIOWEJŚCIOWA KOMÓRKA UKŁADU PAL Z ZASTOSOWANIEM NA PRZYKŁADZIE MULTIPLEKSERA Autorzy Tomasz Radziszewski Zdzisław Rapacz Rok akademicki
Bardziej szczegółowoDyski półprzewodnikowe
Dyski półprzewodnikowe msata Złacze U.2 Komórka flash Komórka flash używa dwóch tranzystorów polowych. Jeden jest nazywany bramką sterującą (ang. control gate), drugi zaś bramką pływającą (ang. floating
Bardziej szczegółowo43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania
43 Pamięci półprzewodnikowe w technice mikroprocesorowej - rodzaje, charakterystyka, zastosowania Typy pamięci Ulotność, dynamiczna RAM, statyczna ROM, Miejsce w konstrukcji komputera, pamięć robocza RAM,
Bardziej szczegółowoELEMENTY UKŁADÓW ENERGOELEKTRONICZNYCH
Politechnika Warszawska Wydział Elektryczny ELEMENTY UKŁADÓW ENERGOELEKTRONICZNYCH Piotr Grzejszczak Mieczysław Nowak P W Instytut Sterowania i Elektroniki Przemysłowej 2015 Wiadomości ogólne Tranzystor
Bardziej szczegółowoUkłady cyfrowe w technologii CMOS
Projektowanie układów VLSI Układy cyfrowe w technologii MOS ramki bramki podstawowe bramki złożone rysowanie topografii bramka transmisyjna Przerzutniki z bramkami transmisyjnymi z bramkami zwykłymi dr
Bardziej szczegółowoPamięć. Podstawowe własności komputerowych systemów pamięciowych:
Pamięć Podstawowe własności komputerowych systemów pamięciowych: Położenie: procesor, wewnętrzna (główna), zewnętrzna (pomocnicza); Pojemność: rozmiar słowa, liczba słów; Jednostka transferu: słowo, blok
Bardziej szczegółowoBudowa. Metoda wytwarzania
Budowa Tranzystor JFET (zwany też PNFET) zbudowany jest z płytki z jednego typu półprzewodnika (p lub n), która stanowi tzw. kanał. Na jego końcach znajdują się styki źródła (ang. source - S) i drenu (ang.
Bardziej szczegółowoWzmacniacze prądu stałego
PUAV Wykład 13 Wzmacniacze prądu stałego Idea Problem: wzmacniacz prądu stałego (lub sygnałów o bardzo małej częstotliwości, rzędu ułamków Hz) zrealizowany konwencjonalnie wprowadza błąd wynikający z wejściowego
Bardziej szczegółowoKatedra Przyrządów Półprzewodnikowych i Optoelektronicznych pokój:
Podstawy Elektroniki Prowadzący: Prof. dr hab. Zbigniew Lisik Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych pokój: 116 e-mail: zbigniew.lisik@p.lodz.pl Program: wykład - 15h laboratorium
Bardziej szczegółowoLiniowe układy scalone w technice cyfrowej
Liniowe układy scalone w technice cyfrowej Wykład 6 Zastosowania wzmacniaczy operacyjnych: konwertery prąd-napięcie i napięcie-prąd, źródła prądowe i napięciowe, przesuwnik fazowy Konwerter prąd-napięcie
Bardziej szczegółowoWykład II. Pamięci operacyjne. Studia stacjonarne Pedagogika Budowa i zasada działania komputera
Studia stacjonarne Pedagogika Budowa i zasada działania komputera Wykład II Pamięci operacyjne 1 Część 1 Pamięci RAM 2 I. Pamięć RAM Przestrzeń adresowa pamięci Pamięć podzielona jest na słowa. Podczas
Bardziej szczegółowoW książce tej przedstawiono:
Elektronika jest jednym z ważniejszych i zarazem najtrudniejszych przedmiotów wykładanych na studiach technicznych. Co istotne, dogłębne zrozumienie jej prawideł, jak również opanowanie pewnej wiedzy praktycznej,
Bardziej szczegółowoTechnologia CMOS. współczesne technologie CMOS tranzystor MOS komponenty pasywne dodatkowe zagadnienia topografia układów scalonych
Technologia CMOS współczesne technologie CMOS tranzystor MOS komponenty pasywne dodatkowe zagadnienia topografia układów scalonych Współczesne technologie CMOS Przykład współczesnego procesu CMOS Oprócz
Bardziej szczegółowoCyfrowe układy kombinacyjne. 5 grudnia 2013 Wojciech Kucewicz 2
Cyfrowe układy kombinacyjne 5 grudnia 2013 Wojciech Kucewicz 2 Cyfrowe układy kombinacyjne X1 X2 X3 Xn Y1 Y2 Y3 Yn Układy kombinacyjne charakteryzuje funkcja, która każdemu stanowi wejściowemu X i X jednoznacznie
Bardziej szczegółowoMateriały używane w elektronice
Materiały używane w elektronice Typ Rezystywność [Wm] Izolatory (dielektryki) Over 10 5 półprzewodniki 10-5 10 5 przewodniki poniżej 10-5 nadprzewodniki (poniżej 20K) poniżej 10-15 Model pasm energetycznych
Bardziej szczegółowoTEORIA TRANZYSTORÓW MOS. Charakterystyki statyczne
TEORIA TRANZYSTORÓW MOS Charakterystyki statyczne n Aktywne podłoże, a napięcia polaryzacji złącz tranzystora wzbogacanego nmos Obszar odcięcia > t, = 0 < t Obszar liniowy (omowy) Kanał indukowany napięciem
Bardziej szczegółowoPodstawy Elektroniki dla Tele-Informatyki. Tranzystory unipolarne MOS
AGH Katedra Elektroniki Podstawy Elektroniki dla Tele-Informatyki Tranzystory unipolarne MOS Ćwiczenie 4 2014 r. 1. Wstęp. Celem ćwiczenia jest zapoznanie się z działaniem i zastosowaniami tranzystora
Bardziej szczegółowoTranzystory bipolarne w układach CMOS
PUAV Wykład 4 Tranzystory bipolarne w układach CMOS Tranzystor nmos Tranzystor pmos M1 (Al) M2 (Al) M1 (Al) M1 (Al) Tlenek polowy S Bramka poli typu n Tlenek bramkowy D Tlenek polowy Podłoże typu p D Bramka
Bardziej szczegółowoElementy i sprzężenia pasożytnicze w układach CMOS
PUAV Wykład 5 Elementy i sprzężenia pasożytnicze w układach CMOS Elementy i sprzężenia pasożytnicze - ich obecność, ich parametry, ich oddziaływania na działanie układu - nie są możliwe do oszacowania
Bardziej szczegółowoĆwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia
Ćwiczenie 24 Temat: Układy bramek logicznych pomiar napięcia i prądu. Cel ćwiczenia Poznanie własności i zasad działania różnych bramek logicznych. Zmierzenie napięcia wejściowego i wyjściowego bramek
Bardziej szczegółowoIV. TRANZYSTOR POLOWY
1 IV. TRANZYSTOR POLOWY Cel ćwiczenia: Wyznaczenie charakterystyk statycznych tranzystora polowego złączowego. Zagadnienia: zasada działania tranzystora FET 1. Wprowadzenie Nazwa tranzystor pochodzi z
Bardziej szczegółowoTechnologia BiCMOS Statystyka procesów produkcji
Technologia BiCMOS Statystyka procesów produkcji 1 Technologia BiCMOS 2 Technologia CMOS i BiCMOS Tranzystor nmos Tranzystor pmos M2 (Cu) M3 (Cu) M1 (Cu) S Poli typu n D M1 (Cu) D Poli typu p S M1 (Cu)
Bardziej szczegółowoSpis treœci. Co to jest mikrokontroler? Kody i liczby stosowane w systemach komputerowych. Podstawowe elementy logiczne
Spis treści 5 Spis treœci Co to jest mikrokontroler? Wprowadzenie... 11 Budowa systemu komputerowego... 12 Wejścia systemu komputerowego... 12 Wyjścia systemu komputerowego... 13 Jednostka centralna (CPU)...
Bardziej szczegółowoPL 183356 B1 H03K 17/687 G05F 1/44. Fig. 1 (19) PL (11) 183356 (12) OPIS PATENTOWY (13) B1. Siemens Aktiengesellschaft, Monachium, DE
RZECZPOSPOLITA POLSKA Urząd Patentowy Rzeczypospolitej Polskiej (12) OPIS PATENTOWY (21) Numer zgłoszenia: 320932 (22) Data zgłoszenia: 03.07.1997 (19) PL (11) 183356 (13) B1 (51 ) IntCl7 H02J 1/04 H03K
Bardziej szczegółowoKatedra Przyrządów Półprzewodnikowych i Optoelektronicznych Laboratorium Przyrządów Półprzewodnikowych. Ćwiczenie 4
Ćwiczenie 4 Cel ćwiczenia Celem ćwiczenia jest poznanie charakterystyk statycznych układów scalonych CMOS oraz ich własności dynamicznych podczas procesu przełączania. Wiadomości podstawowe. Budowa i działanie
Bardziej szczegółowoPrzyrządy półprzewodnikowe część 4
Przyrządy półprzewodnikowe część 4 Prof. Zbigniew Lisik Katedra Przyrządów Półprzewodnikowych i Optoelektronicznych pokój: 110 e-mail: zbigniew.lisik@p.lodz.pl wykład 30 godz. laboratorium 30 godz WEEIiA
Bardziej szczegółowoTechnologia CMOS APSC
Technologia CMOS Maski procesu CMOS n-well Maska NTUB FOX P-substrate N-well Maska TOX FOX P-substrate N-well Maski procesu CMOS n-well c. d. 1 Maska POLY1 FOX P-substrate N-well Maska NPLUS (pozytyw)
Bardziej szczegółowoCzęść 3. Przegląd przyrządów półprzewodnikowych mocy. Łukasz Starzak, Przyrządy i układy mocy, studia niestacjonarne, lato 2018/19 51
Część 3 Przegląd przyrządów półprzewodnikowych mocy Łukasz Starzak, Przyrządy i układy mocy, studia niestacjonarne, lato 2018/19 51 Budowa przyrządów półprzewodnikowych Struktura składa się z warstw Warstwa
Bardziej szczegółowoPamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci. Ptc 2013/2014 13.12.2013
Pamięci półprzewodnikowe w oparciu o książkę : Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2013/2014 13.12.2013 Pamięci statyczne i dynamiczne Pamięci statyczne SRAM przechowywanie informacji
Bardziej szczegółowoStruktura i funkcjonowanie komputera pamięć komputerowa, hierarchia pamięci pamięć podręczna. System operacyjny. Zarządzanie procesami
Rok akademicki 2015/2016, Wykład nr 6 2/21 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016
Bardziej szczegółowoPodstawy Elektroniki dla Informatyki. Tranzystory unipolarne MOS
AGH Katedra Elektroniki Podstawy Elektroniki dla Informatyki Tranzystory unipolarne MOS Ćwiczenie 3 2014 r. 1 1. Wstęp. Celem ćwiczenia jest zapoznanie się z działaniem i zastosowaniami tranzystora unipolarnego
Bardziej szczegółowoBADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO
Ćwiczenie 11 BADANIE PRZERZUTNIKÓW ASTABILNEGO, MONOSTABILNEGO I BISTABILNEGO 11.1 Cel ćwiczenia Celem ćwiczenia jest poznanie rodzajów, budowy i właściwości przerzutników astabilnych, monostabilnych oraz
Bardziej szczegółowoPAMIĘCI. Część 1. Przygotował: Ryszard Kijanka
PAMIĘCI Część 1 Przygotował: Ryszard Kijanka WSTĘP Pamięci półprzewodnikowe są jednym z kluczowych elementów systemów cyfrowych. Służą do przechowywania informacji w postaci cyfrowej. Liczba informacji,
Bardziej szczegółowoPamięci magnetorezystywne MRAM czy nowa technologia podbije rynek pamięci RAM?
1 Pamięci magnetorezystywne MRAM czy nowa technologia podbije Pamięci magnetorezystywne MRAM czy nowa technologia podbije rynek pamięci RAM? Na rynku pamięci RAM od dawna dominują układy zawierające pamięci
Bardziej szczegółowoOgólny schemat inwertera MOS
Ogólny schemat inwertera MOS Obciążenie V i V o Sterowanie Rodzaje cyfrowych układów scalonych MOS Układy cyfrowe MOS PMOS NMOS MOS BiMOS z obciążeniem zubożanym z obciążeniem wzbogacanym statyczne dynamiczne
Bardziej szczegółowoĆwiczenie 2: pomiar charakterystyk i częstotliwości granicznych wzmacniacza napięcia REGIONALNE CENTRUM EDUKACJI ZAWODOWEJ W BIŁGORAJU
REGIONALNE CENTRUM EDUKACJI ZAWODOWEJ W BIŁGORAJU R C E Z w B I Ł G O R A J U LABORATORIUM pomiarów elektronicznych UKŁADÓW ANALOGOWYCH Ćwiczenie 2: pomiar charakterystyk i częstotliwości granicznych wzmacniacza
Bardziej szczegółowo1. W gałęzi obwodu elektrycznego jak na rysunku poniżej wartość napięcia Ux wynosi:
1. W gałęzi obwodu elektrycznego jak na rysunku poniżej wartość napięcia Ux wynosi: A. 10 V B. 5,7 V C. -5,7 V D. 2,5 V 2. Zasilacz dołączony jest do akumulatora 12 V i pobiera z niego prąd o natężeniu
Bardziej szczegółowoWykład II. Pamięci półprzewodnikowe. Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych
Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Wykład II Pamięci półprzewodnikowe 1 Pamięci półprzewodnikowe 2 Pamięci półprzewodnikowe Pamięciami półprzewodnikowymi
Bardziej szczegółowoTechnika Mikroprocesorowa
Technika Mikroprocesorowa Dariusz Makowski Katedra Mikroelektroniki i Technik Informatycznych tel. 631 2648 dmakow@dmcs.pl http://neo.dmcs.p.lodz.pl/tm 1 System mikroprocesorowy? (1) Magistrala adresowa
Bardziej szczegółowoUkłady zegarowe w systemie mikroprocesorowym
Układy zegarowe w systemie mikroprocesorowym 1 Sygnał zegarowy, sygnał taktujący W każdym systemie mikroprocesorowym jest wymagane źródło sygnałów zegarowych. Wszystkie operacje wewnątrz jednostki centralnej
Bardziej szczegółowoWykład II. Pamięci półprzewodnikowe. Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych
Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Wykład II Pamięci półprzewodnikowe 1 Pamięci półprzewodnikowe 2 Pamięci półprzewodnikowe Pamięciami półprzewodnikowymi
Bardziej szczegółowoBramki logiczne Podstawowe składniki wszystkich układów logicznych
Układy logiczne Bramki logiczne A B A B AND NAND A B A B OR NOR A NOT A B A B XOR NXOR A NOT A B AND NAND A B OR NOR A B XOR NXOR Podstawowe składniki wszystkich układów logicznych 2 Podstawowe tożsamości
Bardziej szczegółowoKomparator napięcia. Komparator a wzmacniacz operacyjny. Vwe1. Vwy. Vwe2
PUAV Wykład 11 Komparator a wzmacniacz operacyjny Vwe1 Vwe2 + Vwy Komparator a wzmacniacz operacyjny Vwe1 Vwe2 + Vwy Wzmacniacz operacyjny ( ) V wy = k u V we2 V we1 Komparator a wzmacniacz operacyjny
Bardziej szczegółowoUkłady scalone. wstęp układy hybrydowe
Układy scalone wstęp układy hybrydowe Ryszard J. Barczyński, 2012 Politechnika Gdańska, Wydział FTiMS, Katedra Fizyki Ciała Stałego Materiały dydaktyczne do użytku wewnętrznego Publikacja współfinansowana
Bardziej szczegółowoPo co układy analogowe?
PUAV Wykład 1 Po co układy analogowe? Układy akwizycji danych Przykład: układy odczytu czujników promieniowania + yskryminator 1 bit Przetwornik A/C m bitów Przetwornik T/C n bitów Wzmacniacz napięciowy
Bardziej szczegółowoWykład I. Podstawowe pojęcia Pamięci półprzewodnikowe. Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych
Studia stacjonarne inżynierskie, kierunek INFORMATYKA Architektura systemów komputerowych Wykład I Podstawowe pojęcia Pamięci półprzewodnikowe 1 Część 1 Podstawowe pojęcia 2 I. Pojęcie komputera Cyfrowe
Bardziej szczegółowoWzmacniacze napięciowe z tranzystorami komplementarnymi CMOS
Wzmacniacze napięciowe z tranzystorami komplementarnymi CMOS Cel ćwiczenia: Praktyczne wykorzystanie wiadomości do projektowania wzmacniacza z tranzystorami CMOS Badanie wpływu parametrów geometrycznych
Bardziej szczegółowoĆWICZENIE NR 1 TEMAT: Wyznaczanie parametrów i charakterystyk wzmacniacza z tranzystorem unipolarnym
ĆWICZENIE NR 1 TEMAT: Wyznaczanie parametrów i charakterystyk wzmacniacza z tranzystorem unipolarnym 4. PRZEBIE ĆWICZENIA 4.1. Wyznaczanie parametrów wzmacniacza z tranzystorem unipolarnym złączowym w
Bardziej szczegółowoĆwiczenie 17 Temat: Własności tranzystora JFET i MOSFET. Cel ćwiczenia
Ćwiczenie 17 Temat: Własności tranzystora JFET i MOSFET. Cel ćwiczenia Poznanie budowy i zasady pracy tranzystora JFET. Pomiar charakterystyk tranzystora JFET. Czytanie schematów elektronicznych. Przestrzeganie
Bardziej szczegółowoElementy przełącznikowe
Elementy przełącznikowe Dwie główne grupy: - niesterowane (diody p-n lub Schottky ego), - sterowane (tranzystory lub tyrystory) Idealnie: stan ON zwarcie, stan OFF rozwarcie, przełączanie bez opóźnienia
Bardziej szczegółowo3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8
3.2. Zegar/kalendarz z pamięcią statyczną RAM 256 x 8 Układ PCF 8583 jest pobierającą małą moc, 2048 bitową statyczną pamięcią CMOS RAM o organizacji 256 x 8 bitów. Adresy i dane są przesyłane szeregowo
Bardziej szczegółowoPrzyrządy półprzewodnikowe część 5 FET
Przyrządy półprzewodnikowe część 5 FET r inż. Bogusław Boratyński Wydział Elektroniki Mikrosystemów i Fotoniki Politechnika Wrocławska 2011 Literatura i źródła rysunków G. Rizzoni, Fundamentals of Electrical
Bardziej szczegółowoĆwiczenie 4. Parametry statyczne tranzystorów polowych JFET i MOSFET
Ćwiczenie 4 Parametry statyczne tranzystorów polowych JFET i MOSFET Cel ćwiczenia Podstawowym celem ćwiczenia jest poznanie charakterystyk statycznych tranzystorów polowych złączowych oraz z izolowaną
Bardziej szczegółowoPamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci
Pamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT 16.12.2017 Półprzewodnikowe pamięci statyczne Pamięci statyczne - SRAM przechowywanie informacji w
Bardziej szczegółowoPamięci półprzewodnikowe
Pamięci półprzewodnikowe na podstawie książki: Nowoczesne pamięci półprzewodnikowe, Betty Prince, WNT Ptc 2014/2015 15.1.2015 Półprzewodnikowe pamięci statyczne Pamięci statyczne - SRAM przechowywanie
Bardziej szczegółowoĆw. 8 Bramki logiczne
Ćw. 8 Bramki logiczne 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi bramkami logicznymi, poznanie ich rodzajów oraz najwaŝniejszych parametrów opisujących ich własności elektryczne.
Bardziej szczegółowoArchitektura komputerów
Architektura komputerów Tydzień 9 Pamięć operacyjna Właściwości pamięci Położenie Pojemność Jednostka transferu Sposób dostępu Wydajność Rodzaj fizyczny Własności fizyczne Organizacja Położenie pamięci
Bardziej szczegółowoWstęp do analizy układów mikroelektronicznych
Wstęp do analizy układów mikroelektronicznych Katedra Mikroelektroniki i Technik Informatycznych Politechnika Łódzka 2015 Komputerowe projektowanie układów 1 Koszty układów mikroelektronicznych Niemal
Bardziej szczegółowoVgs. Vds Vds Vds. Vgs
Ćwiczenie 18 Temat: Wzmacniacz JFET i MOSFET w układzie ze wspólnym źródłem. Cel ćwiczenia: Wzmacniacz JFET w układzie ze wspólnym źródłem. Zapoznanie się z konfiguracją polaryzowania tranzystora JFET.
Bardziej szczegółowoPamięć wirtualna. Przygotował: Ryszard Kijaka. Wykład 4
Pamięć wirtualna Przygotował: Ryszard Kijaka Wykład 4 Wstęp główny podział to: PM- do pamięci masowych należą wszelkiego rodzaju pamięci na nośnikach magnetycznych, takie jak dyski twarde i elastyczne,
Bardziej szczegółowoTranzystor JFET i MOSFET zas. działania
Tranzystor JFET i MOSFET zas. działania brak kanału v GS =v t (cutoff ) kanał otwarty brak kanału kanał otwarty kanał zamknięty w.2, p. kanał zamknięty Co było na ostatnim wykładzie? Układy cyfrowe Najczęściej
Bardziej szczegółowopłytka montażowa z tranzystorami i rezystorami, pokazana na rysunku 1. płytka montażowa do badania przerzutnika astabilnego U CC T 2 masa
Tranzystor jako klucz elektroniczny - Ćwiczenie. Cel ćwiczenia Zapoznanie się z podstawowymi układami pracy tranzystora bipolarnego jako klucza elektronicznego. Bramki logiczne realizowane w technice RTL
Bardziej szczegółowoBadanie charakterystyk elementów półprzewodnikowych
Badanie charakterystyk elementów półprzewodnikowych W ramach ćwiczenia student poznaje praktyczne właściwości elementów półprzewodnikowych stosowanych w elektronice przez badanie charakterystyk diody oraz
Bardziej szczegółowo4.2. TRANZYSTORY UNIPOLARNE
4.2. TRANZYSTORY UNIPOLARNE Tranzystory unipolarne występują jako przyrządy dyskretne oraz jako elementy układów scalonych. Prąd nośników jednego typu jest sterowany polem elektrycznym prostopadłym do
Bardziej szczegółowo11.Zasady projektowania komórek standardowych
LABORATORIUM PODSTAW MIKROELEKTRONIKI 39 11.Zasady projektowania komórek standardowych 11.1.Projektowanie komórek standardowych Formę komórki standardowej powinny mieć wszystkie projekty od inwertera do
Bardziej szczegółowoOpracowane przez D. Kasprzaka aka 'master' i D. K. aka 'pastakiller' z Technikum Elektronicznego w ZSP nr 1 w Inowrocławiu.
Opracowane przez D. Kasprzaka aka 'master' i D. K. aka 'pastakiller' z Technikum Elektronicznego w ZSP nr 1 w Inowrocławiu. WZMACNIACZ 1. Wzmacniacz elektryczny (wzmacniacz) to układ elektroniczny, którego
Bardziej szczegółowoPROJEKTOWANIE UKŁADÓW VLSI
prof. dr hab. inż. Andrzej Kos Tel. 34.35, email: kos@uci.agh.edu.pl Pawilon C3, pokój 505 PROJEKTOWANIE UKŁADÓW VLSI Forma zaliczenia: egzamin Układy VLSI wczoraj i dzisiaj Pierwszy układ scalony -
Bardziej szczegółowoStatyczne badanie wzmacniacza operacyjnego - ćwiczenie 7
Statyczne badanie wzmacniacza operacyjnego - ćwiczenie 7 1. Cel ćwiczenia Celem ćwiczenia jest zapoznanie się z podstawowymi zastosowaniami wzmacniacza operacyjnego, poznanie jego charakterystyki przejściowej
Bardziej szczegółowoTranzystor bipolarny wzmacniacz OE
Tranzystor bipolarny wzmacniacz OE projektowanie poradnikowe u 1 (t) C 1 U B0 I 1 R 1 R 2 I 2 T I B0 R E I E0 I C0 V CC R C C 2 U C0 U E0 C E u 2 (t) Zadania elementów: T tranzystor- sterowane źródło prądu
Bardziej szczegółowoProwadzący: Prof. PŁ, dr hab. Zbigniew Lisik. Program: wykład - 15h laboratorium - 15h wizyta w laboratorium technologicznym - 4h
Prowadzący: Prof. PŁ, dr hab. Zbigniew Lisik Program: wykład - 15h laboratorium - 15h wizyta w laboratorium technologicznym - 4h Materiały półprzewodnikowe Metal Półprzewodnik Izolator T T T Materiały
Bardziej szczegółowoPopularne pamięci FLASH firmy GigaDevice
1 Popularne pamięci FLASH firmy GigaDevice Popularne pamięci FLASH firmy GigaDevice Pamięci FLASH znajdują się w większości urządzeń zawierającym mikrokontroler bądź mikroprocesor. Ich stosowanie wymuszone
Bardziej szczegółowoĆWICZENIE 15 BADANIE WZMACNIACZY MOCY MAŁEJ CZĘSTOTLIWOŚCI
1 ĆWICZENIE 15 BADANIE WZMACNIACZY MOCY MAŁEJ CZĘSTOTLIWOŚCI 15.1. CEL ĆWICZENIA Celem ćwiczenia jest poznanie podstawowych właściwości wzmacniaczy mocy małej częstotliwości oraz przyswojenie umiejętności
Bardziej szczegółowoZadanie 5 Projekt licznika wykorzystanie komórek standardowych
Katedra Elektroniki Akademia Górniczo-Hutnicza w Krakowie Zadanie 5 Projekt licznika wykorzystanie komórek standardowych KE AGH str. 1 1. Cel Zapoznanie się studenta z projektowaniem hierarchicznym wykorzystując
Bardziej szczegółowoTranzystory. bipolarne (NPN i PNP), polowe (MOSFET), fototranzystory
Tranzystory bipolarne (NPN i PNP), polowe (MOSFET), fototranzystory Tranzystory -rodzaje Tranzystor to element, który posiada zdolność wzmacniania mocy sygnału elektrycznego. Z uwagi na tą właściwość,
Bardziej szczegółowoZapoznanie się z podstawowymi strukturami funktorów logicznych realizowanymi w technice RTL (Resistor Transistor Logic) oraz zasadą ich działania.
adanie funktorów logicznych RTL - Ćwiczenie. Cel ćwiczenia Zapoznanie się z podstawowymi strukturami funktorów logicznych realizowanymi w technice RTL (Resistor Transistor Logic) oraz zasadą ich działania..
Bardziej szczegółowoPodstawy Informatyki JA-L i Pamięci
Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu 1 Operator elementarny Proste układy z akumulatorem Realizacja dodawania Realizacja JAL dla pojedynczego bitu 2 Parametry
Bardziej szczegółowoTranzystorowe wzmacniacze OE OB OC. na tranzystorach bipolarnych
Tranzystorowe wzmacniacze OE OB OC na tranzystorach bipolarnych Wzmacniacz jest to urządzenie elektroniczne, którego zadaniem jest : proporcjonalne zwiększenie amplitudy wszystkich składowych widma sygnału
Bardziej szczegółowoElementy cyfrowe i układy logiczne
Elementy cyfrowe i układy logiczne Wykład 5 Legenda Procedura projektowania Podział układów VLSI 2 1 Procedura projektowania Specyfikacja Napisz, jeśli jeszcze nie istnieje, specyfikację układu. Opracowanie
Bardziej szczegółowoPL B1. AKADEMIA GÓRNICZO-HUTNICZA IM. STANISŁAWA STASZICA W KRAKOWIE, Kraków, PL BUP 14/12
PL 218560 B1 RZECZPOSPOLITA POLSKA (12) OPIS PATENTOWY (19) PL (11) 218560 (13) B1 (21) Numer zgłoszenia: 393408 (51) Int.Cl. H03F 3/18 (2006.01) Urząd Patentowy Rzeczypospolitej Polskiej (22) Data zgłoszenia:
Bardziej szczegółowoZwykle układ scalony jest zamknięty w hermetycznej obudowie metalowej, ceramicznej lub wykonanej z tworzywa sztucznego.
Techniki wykonania cyfrowych układów scalonych Cyfrowe układy scalone dzielimy ze względu na liczbę bramek elementarnych tworzących dany układ na: małej skali integracji SSI do 10 bramek, średniej skali
Bardziej szczegółowoUkłady cyfrowe. Najczęściej układy cyfrowe służą do przetwarzania sygnałów o dwóch poziomach napięć:
Układy cyfrowe W układach cyfrowych sygnały napięciowe (lub prądowe) przyjmują tylko określoną liczbę poziomów, którym przyporządkowywane są wartości liczbowe. Najczęściej układy cyfrowe służą do przetwarzania
Bardziej szczegółowoPROGRAMMABLE DEVICES UKŁADY PROGRAMOWALNE
Paweł Bogumił BRYŁA IV rok Koło Naukowe Techniki Cyfrowej Dr inŝ. Wojciech Mysiński opiekun naukowy PROGRAMMABLE DEVICES UKŁADY PROGRAMOWALNE Keywords: PAL, PLA, PLD, CPLD, FPGA, programmable device, electronic
Bardziej szczegółowo