ANALIZA LOGARYTMICZNEGO ANALOGOWO-CYFROWEGO PRZETWORNIKA Z SUKCESYWNĄ APROKSYMACJĄ Z UWZGLĘDNIENIEM PASOŻYTNICZYCH POJEMNOŚCI

Transkrypt

1 0 IAPGOŚ /017 p-issn e-issn DOI: 10.60/ ANALIZA LOGARYTMICZNEGO ANALOGOWO-CYFROWEGO PRZETWORNIKA Z SUKCESYWNĄ APROKSYMACJĄ Z UWZGLĘDNIENIEM PASOŻYTNICZYCH POJEMNOŚCI Adam Szześniak 1 Zynowij Myzuda 1 Politehnika Świętokrzyka Wydział Mehatroniki i Budowy Mazyn Narodowy Uniwerytet Politehnika Lwowka Intytut Tehnologii Komputerowyh Automatyki i Metrologii Strezzenie. W artykule przedtawiono analizę logarytmiznego analogowo-yfrowego przetwornika (LPAC) z ukeywną aprokymają z uwzględnieniem paożytnizyh pojemnośi przetwornika. Dla założonyh parametrów truktury przetwornika przeprowadzono analizę matematyzną przy wyranyh pojemnośiah kondenatorów akumulująyh. Określono kryterium jakie powinno ię toować przy doorze pojemnośi kondenatorów akumulująyh. Słowa kluzowe: analogowo-yfrowy przetwornik logarytm aprokymaja podział ładunek dokładność ANALYSIS OF LOGARITHMIC ANALOG-TO-DIGITAL CONVERTER WITH SUCCESSIVE APPROXIMATION TAKING INTO ACCOUNT PARASITIC CAPACITANCES Atrat. Thi artile i a preentation of analyi of logarithmi analog-to-digital onverter (LADC) with ueive approximation taking into aount paraiti apaitane of the onverter. For the aumed parameter of onverter truture mathematial analyi with hoen apaitane of aumulative apaitor ha een onduted. A riterion for hooing apaitane of aumulative apaitor ha een determined. Keyword: analog-to-digital onverter logarithm approximation diviion harge auray Wtęp Szyki rozwój komputerowyh ytemów monitorująyh i ytemów yfrowej oróki informaji przyjały pojawieniu ię znaznej lizy różnyh przetworników analogowo-yfrowyh (PAC) które ą ważnym ogniwem zapewniająym powiązanie yfrowyh ygnałów i ytemów z rzezywitymi oiektami. Należy podkreślić że informaja o tanie oiektów w zdeydowanej więkzośi (ponad 90%) jet w potai analogowej. Szzególną uwagę przywiązuje ię do PAC z logarytmizną harakterytyką przetwarzania. Wykorzytanie logarytmowania pozwala efektywnie rozwiązać zereg ważnyh zadań takih jak kompreja dynamiznego zakreu wejśiowyh ygnałów zapewnienie tałej wartośi względnego łędu przetwarzania linearyzaji harakterytyk przetwarzania oraz znazne podwyżzenie wydajnośi yfrowyh proeorów dzięki możliwośi wykonania operaji logarytmiznej arytmetyki. W logarytmiznej arytmetye operaje mnożenia dzielenia lu podnieienia do potęgi prowadza ię do operaji dodawania odejmowania mnożenia lu dzielenia przez tałe wpółzynniki odpowiednih danyh które ą określone w logarytmiznej potai. [1] Celem pray jet utalenie funkji przekazania LPAC z ukeywną aprokymają zadanie tailnośi określenie wpływu proeów przejśiowyh tego przetwornika. Na ry. 1 zotał przedtawiony logarytmizny przetwornik analogowo-yfrowy (LPAC) z ukeywną aprokymają [1]. Jego ykl pray można podzielić na trzy etapy: W pierwzym etapie po komendzie tart przetwornik Mono tailny PM wytwarza impul którym utawia ię liznik L w pozątkowy tan 0 i włąza ię kluz K0 przez który ładuje ię kondenator C1 ze źródła referenyjnego ŹNR napięiem V 0. Gdy kondenator C1 oiągnie wartość napięia V 0 natępuje przejśie do natępnej fazy pray przetwornika. W drugim etapie przełązniki K1 K ą włązone (tan przewodzenia) a przełązniki K K wyłązone (tan nieprzewodzenia). Wartość pozątkowego napięia V 0 znajdująa ię na kondenatorze C1 jet przekazywana poprzez przetwornik kalująy PS na kondenator C. Wyjśiowe napięie tego przetwornika (V PS ) porównuje ię z wejśiowym napięiem V in i utanawia nową wartość napięia na kondenatorze C zgodnie z wyranym wpółzynnikiem przekazania k i. Wpółzynniki przekazywania k i muzą yć różne od jednośi. W ymulowanym układzie przyjęto je jako mniejze od jednośi. W kolejnym takie zegara wartość napięia V PS porównywana jet z napięiem wejśiowym V in. W przypadku gdy wartość napięia V PS jet mniejza od napięia V in komparator jet w tanie 0 i wyierany jet natępny wpółzynnik przetwarzania k i+1 wówza kondenator C ładuje ię do nowej wartośi napięia zgodnie z utawionym wpółzynnikiem przetwarzania (w danym przypadku k i+1 ). Gdy napięie V PS ędzie więkze od napięia mierzonego V in wtedy komparator zmieni tan na 1 i natępuje przejśie do trzeiego etapu pray przetwornika. Ry. 1. Logarytmizny przetwornik analogowo-yfrowy (LPAC) z ukeywną aprokymają (PS przetwornik kalująy RS rejetr zeregowy L liznik Km komparator WN wtórnik napięia PM przerzutnik monotailny ŹNR źródło napięia referenyjnego JK przerzutnik JK K0 do K kluze analogowe C1 i C kondenatory akumulująe) W trzeim etapie przy natępnym takie zegarowym przełązniki K1 K zotają otwarte a przełązniki K K zamknięte. Jednoześnie wartość napięia znajdująa ię na kondenatorze C zotaje przekazana na kondenator C1. W tym momenie algorytm pray tej metody zazyna ię powtarzać. Gdy komparator jet w tanie 1 to kondenatory C1 i C podłązone ą do PS z zamianą miej. Gdy artykuł reenzowany/revied paper IAPGOS /017 0

2 p-issn e-issn IAPGOŚ /017 1 komparator jet w tanie 0 podłązenie kondenatorów C1 i C do PS pozotaje ez zmian. Utawione napięie na kondenatorze C1 zotaje wzmaniane przez kolejne wpółzynniki k i aż do oiągnięia napięia na kondenatorze C1 więkzego od V in W artykule przedtawiono analizę pray przetwornika w którym napięie z kondenatora C1 jet przekazywane przez odpowiedni wpółzynnik kalująy na kondenator C. 1. Analiza matematyzna logarytmiznego analogowo-yfrowego przetwornika z ukeywną aprokymają W elu przeprowadzenia analizy matematyznej logarytmiznego analogowo-yfrowego przetwornika z ukeywną aprokymają porządzono hematy zatępze dla pozzególnyh loków funkyjnyh układu przetwornika z ry. gdzie: Wt wtórnik napięia PS przetwornik kalująy In inwerter napięia UP układ przełązająy C 1 i C pojemnośi akumulująe LPAC. Ry.. Układ przetwornika orazująy tor ygnałowy od kondenatora C 1 do kondenatora C Analizę matematyzną logarytmiznego analogowoyfrowego przetwornika z ukeywną aprokymają przeprowadzono wykorzytują metodę napięć węzłowyh [9]. Analizę tą przeprowadzono dla natępująyh parametrów: K = 10 6 Y wy = ms C p = pf C w = pf Y = 10 ns Y = 10 ms C = pf Y we = 1 µs C r = pf Y 1 = 01 ms Y = 1 ms Y = 01 ms Y B = 01 ms C 1 = 1 nf C = 1 nf C L = 10 pf. gdzie: K wpółzynnik wzmonienia napięia wzmaniaza operayjnego (WO) ez przężenia zwrotnego Y wy admitanja wyjśiowa WO C p paożytniza pojemność między wejśiem odwraająym a wyjśiem WO C w paożytniza pojemność każdego z wejść WO odwraająego i nieodwraająego WO Y admitanja wejśiowa WO y admitanja przełąznika analogowego w tanie zamkniętym C paożytniza pojemność przełąznika analogowego Y we admitanja wejśiowa C r paożytniza pojemność widziana między wejśiem odwraająym a wejśiem nieodwraająym Y 1 Y admitanje kalująego przetwornika Y admitanja inwertera Y B admitanja użyta w PS oraz inwerterze napięia w elu polaryzowania wejśia nieodwraająego C 1 C pojemnośi akumulująe LPAC C L pojemność wyjśiowa WO. Dla pozzególnyh loków przetwornika (ry. ) na podtawie hematów zatępzyh tyh loków przetwornika na ry. 6 zapiano maierze admitanji oraz wyznazono ih tranmitanje i rezytanje wyjśiowe: Przełąznik analogowy (K) W powyżzej maierzy admitanji przełąznika analogowego uwzględniono kondenator C 1 który jet podłązony na wejśie przełąznika analogowego K (ry. ). Wpółzynnik wzmonienia napięia który zarazem jet tranmitanją przełąznika analogowego wyznazono ze wzoru: K GK ) ( )/ ( ) () 1 ( 1 gdzie: 1 () i () odpowiednie dopełnienia maierzy admitanji przełąznika analogowego K. Powyżze dopełnienia maierzy K określono jako: 1 ( ) ( 1) ( y) ( ) ( 1) y ( C C1) () Na podtawie dopełnień 1 () oraz () olizono rzezywitą tranmitanję dla przełąznika analogowego K: Δ1 () y G K () () Δ () y ( C C ) Wpółzynnik wzmonienia napięia K U1 = G K (0) analogowego układu przełązająego wynoi 1. Rezytanję wyjśiową przełąznika analogowego R K w tanie zamkniętym olizono według poniżzego wzoru eliminują pojemnośi wytępująe w dopełnieniah: Δ (0) RK () Δ (0) Dopełnienie. () maierzy admitanji Y K określono jako dopełnienie powtająe po kreśleniu pierwzego wierza i pierwzej kolumny oraz drugiego wierza i drugiej kolumny z maierzy admitanji Y K pomnożone przez (-1) Olizone wyznazniki pozwalają wyznazyć rezytanję wyjśiową R K układu przełąznika analogowego K która wynoi 100. Wtórnik napięia (Wt) Ry.. Shemat zatępzy wtórnika napięia Maierz admitanji układu wynoi: a a1 Y Wt ( ) (6) a1 a gdzie: a Ywe Y ( Cw Cr ) a1 Ywe Cr a Y KY a 1 we wy Cr Y Ywy Ywe KYwy w r C ( C C L ) Wpółzynnik wzmonienia napięia który jet zarazem tranmitanją układu przełązająego wyznazono ze wzoru: K GWt ) ( ) / ( ) (7) ( 1 gdzie: 1 () i () odpowiednie dopełnienia maierzy admitanji wtórnika Y Wt. 1 Ry.. Shemat zatępzy przełąznika analogowego Maierz admitanji układu wynoi: y ( C C1) Y K ( ) y y y C (1) Na podtawie dopełnień 1 () oraz () olizono rzezywitą tranmitanję dla wtórnika napięiowego (ufora): 1 Δ1 () G() (8) Δ () Wpółzynnik wzmonienia wtórnika napięia K = G(0) wynoi 1.

3 IAPGOŚ /017 p-issn e-issn Rezytanję wyjśiową wtórnika napięia (ufora) R Wt w tanie zamkniętym olizono według poniżzego wzoru eliminują pojemnośi wytępująe w dopełnieniah: R Wt (9) wówza rezytanja wtórnika napięia R Wt wynoi 0 m. Przetwornik kalująy (PS) Maierz admitanji układu wynoi: Y PS ( ) 1 (10) 1 1 Inwerter napięia (In) Maierz admitanji układu wynoi: Y In ( ) (1) 1 1 gdzie: Y Y Y C ) 0 we ( w Cr 1 1 Ywe C Y Y 0 1 Ywe C Y Ywe Y Y ( Cw Cr ) Y Cp r 1 KY wy 0 Y Cp KYwy Y Ywy p C ( C L ) gdzie: Y Y Y C ) 0 0 we ( r Cw Ywe Cr Y1 Y Y1 Y Y1 Y C Y 1 Ywe Cr 0 Y 0 Y Y Ywe Y ( Cw Cr p ) Cp C 0 1 KY wy Y Cp KYwy Y Y ( C ). wy p C Ry. 6. Shemat zatępzy inwertera napięia Ry.. Shemat zatępzy przetwornika kalująego Wpółzynnik wzmonienia napięia który jet zarazem tranmitanją przetwornika kalująego wyznazono ze wzoru: K GPS ) Δ ( )/Δ ( ) () ( gdzie: () i () odpowiednie dopełnienia maierzy admitanji kalująego przetwornika Y PS () wynoząe: 6 61 ( ) ( ) Wpółzynnik wzmonienia napięia K U = G(0) analogowego przetwornika kalująego (PS) wynoi 01. Rezytanję wyjśiową przetwornika kalująego R PS w tanie zamkniętym olizono według poniżzego wzoru eliminują pojemnośi wytępująe w dopełnieniah: R PS (1) Olizone dopełnienia pozwalają określić rezytanję wyjśiową R PS przetwornika kalująego PS która wynoi 0 m. Wpółzynnik wzmonienia napięia który zarazem jet tranmitanją inwertera napięia wyznazono ze wzoru: K Gin ) ( )/ ( ) (1) U ( gdzie: () i ()- odpowiednie dopełnienia maierzy admitanji inwertera napięia Y In () wynoząe: 7 1 ( ) ( ) Wpółzynnik wzmonienia napięia K U = G(0) analogowego inwertera napięia In wynoi -1. Rezytanję wyjśiową inwertera napięia R In w tanie zamkniętym olizono według poniżzego wzoru eliminują wytępująe w dopełnieniah pojemnośi: R In (1) Olizone i podtawione dopełnienia pozwalają olizyć rezytanję wyjśiową R In : R In = 0 m Układ przełązająy (UP) W poniżzej maierzy admitanji zotał uwzględniony kondenator C który jet podłązony na wyjśie układu przełązająego UP przetwornika. d d1 d1 d1 d 1 d d d Y UK ( ) (16) d 1 d d d d 1 d d d gdzie: d Ywe Y C w Cr d1 Ywe Cr d 1 0 d 1 0 d1 Ywe Cr d Y Y Y (C. C C C ) we p w r

4 p-issn e-issn IAPGOŚ /017 d C 0. C d Y p C p C d KY 0. C d wy Ywy Y p. d1 KYwy C CL d Y d 1 0 d Y d Y d Y C C Dla wyznazonej tranmitanji LPAC można zadać tailność przetwornika oraz wyznazyć jego odpowiedź kokową. Badania przeprowadzono dla wześniej podanyh parametrów uwzględniają w nih wpływ zmian pojemnośi paożytnizej C p. Stailność LPAC prawdzono olizają pozzególne ieguny tranmitanji. Na ry. 8 przedtawiono ieguny w otozeniu zera dla pojemnośi C p równej 0 pf. (pominięto ieguny położone w lewej półpłazzyźnie Re-Im znaznie odległe od układu wpółrzędnyh) Ry. 8. Bieguny tranmitanji dla pojemnośi C p wynoząej 0. pf Ry. 7. Shemat zatępzy ulepzonego układu przełązająego Wpółzynnik wzmonienia napięia który zarazem jet tranmitanją układu przełązająego wyznazono ze wzoru: K GUP ) ( )/ ( ) (17) ( 1 gdzie: 1 () i ()- odpowiednie dopełnienia maierzy admitanji układu przełązająego UP wynoząe: 9 1 ( ) ( ) Wpółzynnik wzmonienia napięia K = G(0) analogowego układu przełązająego wynoi 1. Rezytanję wyjśiową układu przełązająego R UP w tanie zamkniętym olizono według poniżzego wzoru eliminują wytępująe w dopełnieniah pojemnośi: Δ RUP (18) Δ Olizone dopełnienia pozwalają olizyć rezytanję wyjśiową R UP układu przełązająego UP która wynoi 0 m. Mają olizone tranmitanje oraz rezytanje wyjśiowe pozzególnyh loków funkyjnyh LPAC możemy przejść do dalzyh olizeń i analizy ałej truktury przetwornika. Tranmitanja ałego układu LPAC jet ilozynem pozzególnyh loków połązonyh między oą zeregowo: G ) G ( ) G ( ) G ( ) G ( ) G ( ) (19) ( K Wt PS In UP W elu przejrzytośi zapiu zapizmy tranmitanje przetwornika jako: L( ) G( ) (0) M ( ) gdzie: L( ) M ( ) Należy podkreślić że pierwiatki mianownika tranmitanji układu leżą w lewej półpłazzyźnie a wię układ jet tailny dla powyżzyh pojemnośi paożytnizyh. Sprzężone pierwiatki układu wprowadzają oylaje odpowiedzi kokowej przy zym oylaje roną wraz ze wzrotem pojemnośi paożytnizej. Odpowiedzi kokowe dla układu LPAC praująego z kondenatorami komutayjnymi C 1 i C o pojemnośiah 1 nf przedtawiono na ry. 9 z pojemnośią paożytnizą C p = i 0 pf. Ry. 9. Odpowiedź kokowa LPAC w tryie przetwarzania ygnału analogowego na potać yfrową dla pojemnośi C p= i 0 pf. Podumowanie Na podtawie przeprowadzonej analizy logarytmiznego analogowo-yfrowego przetwornika o przedtawionyh parametrah użytyh elementów można twierdzić że: 1) Przy projektowaniu LPAC należy tak doierać pojemnośi kondenatorów akumulująyh ay yły znaznie więkze od pojemnośi paożytnizyh układu przetwornika.

5 IAPGOŚ /017 p-issn e-issn ) Dla pojemnośi kondenatorów akumulująyh C 1 = C = 1 nf z przeprowadzonej analizy matematyznej wynika że wraz ze zmniejzeniem pojemnośi paożytnizyh z C p = pf do C p = 0 pf zazynają pojawiać ię więkze oylaje które z zaem zanikają i LPAC nie trai tailnośi. ) Cza utalania odpowiedzi kokowej dla łędu względnego jet mniejzy ądź równy 001% i nie przekraza 1 μ. Literatura [1] Cantarano S. Pallotino G.: Logarithmi Analog-to-Digital Converter: A Survey. IEEE Tranation on Intrumentation and Meaurement ()/ [] Cedro L.: Filtry różnizkująe w układah zau rzezywitego. Przegląd Elektrotehnizny 7/ [] Gorie J. Cathelin F. A. Kaier A. Kerherve E.: Patent No. EP6088A1 Method for logarithmi analog-to-digital onverion of an analog input ignal and orreponding apparatu. [] Greanger D. C. Heald A. B. Marlow B. K. Moore M. B.: A withed-apaitor ignal proeing iruit for apaitive miroenor. Nat. Conf. Pul. Int. Eng. Autral. 91/ [] Guilherme J. Horta N. C. Frana J. E.: Symoli ynthei of non-linear data onverter. Eletroni Ciruit and Sytem 1998 IEEE International Conferene on / [6] Lefa C.C.: A erial harge reditriution logarithmi A/D onverter. Int. Journal of Ciruit Theory and Appliation 17/ [7] Lefa C.C.: Sueive approximation logarithmi A/D onverion uing harge reditriution tehnigue. Int. Journal of CiruitTheory and Appliation 1(1)/ [8] Moon J. H. Kim D. Y. Song M. K.: Patent No. KR00061A Logarithmi Single-Slope Analog Digital Convertor Image Senor Devie And Thermometer Uing The Same And Method For Logarithmi Single-Slope Analog Digital Converting. [9] Myzuda Z. Szześniak Z.: Analiza parametrów układów elektroniznyh Wydawnitwo PAK 0. [10] Szześniak A. Myzuda Z.: Analiza rozwiązań układowyh zmniejzająyh rezytanję przewodzenia w kluzah analogowyh PAK 7() [] Szześniak A. Antoniw U. Myzuda Ł. Myzuda Z.: Logarytmizne przetworniki analogowo-yfrowe z nagromadzeniem ładunku i impulowym przężeniem zwrotnym. Przegląd Elektrotehnizny 8/ [1] Szześniak A. Myzuda Z.: A method of harge aumulation in the logarithmi analog-to-digital onverter with a ueive approximation. Przegląd Elektrotehnizny 10/ [1] Szześniak A. Myzuda Z.: Analiza prądów upływu logarytmiznego przetwornika analogowo-yfrowego z ukeywną aprokymają Przegląd Elektrotehnizny a/ [1] Szześniak A. Szześniak J.: Zatoowanie pamięi tałej do przetwarzania ygnałów optoelektroniznego przetwornika położenia. Przegląd Elektrotehnizny 7/ [1] Szześniak A. Szześniak Z.: Method and analyi of proeing ignal of inremental optoeletroni tranduer. Review of Sientifi Intrument 80/ [16] Szześniak A. Szześniak Z.: Mikroproeorowe przetwarzanie ygnałów optoelektroniznego przetwornika położenia. Przegląd Elektrotehnizny / [17] Szześniak A. Szześniak Z.: Mikroproeorowy ymulator ygnałów optoelektroniznego przetwornika położenia. Przegląd Elektrotehnizny 8/ [18] Szześniak A. Szześniak Z.: Signal of optoeletroni tranduer proeed in flip-flop iruit. Przegląd Elektrotehnizny 9/ Dr inż. Adam Szześniak adam_zzeniak@o.pl Dr inż. Adam Szześniak jet adiunktem w katedrze Automatyki i Rootyki na Wydziale Mehatroniki i Budowy Mazyn Politehniki Świętokrzykiej. Jego zaintereowania naukowe konentrują ię głównie wokół układów elektroniznyh mikrokontrolerów przetworników analogowo-yfrowyh logarytmiznyh pomiarowyh oraz optoelektroniznyh. Jet wpółautorem jednej monografii rozdziału w monografii ponad 1 artykułów naukowyh oraz zgłozenia patentowego. Prof. dr ha. inż. Zynovij Myzuda z_myhuda@ukr.net Prof. dr ha. inż. Zynovij Myzuda jet profeorem Politehniki Świętokrzykiej w Kielah oraz Politehniki Lwowkiej. Jego zaintereowania naukowe oejmują metody analizy i modelowania urządzeń automatyki oraz przetworniki analogowoyfrowe logarytmizne i pomiarowe. Jet autorem ponad 10 pra naukowyh w tym 1 monografii i 0 patentów. otrzymano/reeived: przyjęto do druku/aepted: