Układ sterowania do przekształtnika matrycowego prądu o modulacji wektorowej oraz czterostopniowej strategii komutacji

Transkrypt

1 VI Lubuka Konferencja Naukowo-Techniczna i-mitel 2010 Grzegorz TADRA Uniwerytet Zielonogórki, Intytut Inżynierii Elektrycznej Układ terowania do przekztałtnika matrycowego prądu o modulacji wektorowej oraz czterotopniowej trategii komutacji Strezczenie: Przedmiotem artykułu jet układ terowania do przekztałtnika matrycowego prądu o modulacji wektora przetrzennego oraz czterotopniowej prądowej trategii komutacji. W artykule przedtawiono projekt układu terowania, opiano zatoowane rozwiązania hardwareowe oraz oftwareowe. Prezentowany układ terowania pozwala na uzykanie wzmocnienia napięciowego, kontrolę wejściowego wpółczynnika mocy niezależnie od wyjściowego wpółczynnika mocy oraz zmianę czętotliwości w układzie przekztałtnika matrycowego prądu. W celu weryfikacji prezentowanych rozwiązań przedtawiono wyniki badań ymulacyjnych oraz ekperymentalnych. Abtract: Thi paper deal with current ource matrix converter control circuit, with implemented pace vector modulation and four-tep commutation trategy. Project of the current ource matrix converter control circuit i preented. Implemented hardware and oftware olution are decribed. Control circuit in contet make poible of input voltage boot, input power factor control and frequency change in current ource matrix converter. To verify preented olution imulation and experimental tet reult are hown.( Control circuit of the current ource matrix converter with pace vector modulation and four tep commutation trategy ) Słowa kluczowe: przekztałtniki AC/AC, przekztałtnik matrycowy prądu, układy terowania przekztałtników matrycowych. Keyword: AC/AC converter, current ource matrix converter, control circuit for matrix converter. Wtęp Od lat prowadzone ą badania mające na celu znalezienie alternatywy dla powzechnie toowanych przemienników czętotliwości (PC) z pośrednim magazynem energii typu DC [1]. Częto rozważaną alternatywą był przekztałtnik matrycowy napięcia (MPN) będący bezpośrednim PC ze źródłami napięciowymi na wejściu oraz prądowymi na wyjściu. Podtawową wadą, wykluczającą to rozwiązanie w więkzości aplikacji, jet wartość wpółczynnika wzmocnienia napięciowego (u /u L ) poniżej 1 (przy zachowaniu inuoidalnych kztałtów prądów oraz napięć) [1]-[7]. Wadę tę wyeliminowano w prezentowanych, i coraz częściej rozważanych jako alternatywę dla PC z pośrednim magazynem energii typu DC hybrydowych przekztałtnikach matrycowych (HMC) [9], [10] oraz matrycowo- reaktancyjnych przemiennikach czętotliwości (MRPC) [11], [12]. Trzecim znanym jednak wciąż niedotatecznie przebadanym rozwiązaniem bezpośredniego przemiennika czętotliwości o napięciowej charakterytyce typu back- boot jet przemiennik matrycowy prądu (PMP) [8], [13]. Schemat PMP kładającego ię z 9 łączników dwukierunkowych pokazano na ryunku 1. W odróżnieniu do MPN na wejściu PMP znajdują ię źródła prądowe zaś na wyjściu napięciowe. Jak pokazano w pracy [8] matrycowy przekztałtnik prądu o trategii terowania bazującej na koncepcji nikoczętotliwościowej macierzy przejścia pozwala na 417

2 uzykanie wzmocnienia napięciowego dużo więkzego od 1. Sterowanie wejściowym wpółczynnikiem mocy przy tej trategii jet zależne od wyjściowego wpółczynnika mocy, co tanowi itotną wadę tego rozwiązania. PMP o bezpośredniej modulacji wektora przetrzennego (MWP) pozwalającego na uzykanie wzmocnienia napięciowego więkzego od 1 oraz niezależne tarowanie wejściowym wpółczynnikiem mocy opiano w pracy [13] w artykule tym nie uwzględniono jednak zczegółowego opiu układu terowania do PMP o MWP. 418 Ry. 1. Schemat matrycowego przekztałtnika prądu. Głównym celem artykułu jet przedtawienie projektu oraz wyników badań ymulacyjnych i ekperymentalnych układu terowania do PMP o MWP. Prezentowany układ terowania pozwala, za pomocą PMP, na zmianę czętotliwości harmonicznej podtawowej napięcia wejściowego, uzykanie wzmocnienia napięciowego więkzego od 1 oraz kontrolę wejściowego wpółczynnika mocy niezależnie od wyjściowego wpółczynnika mocy. Po powyżzym wtępie w rozdziale 2 opiano zaimplementowaną modulację wektora przetrzennego dla PMP oraz czterotopniową trategię komutacji. Opi hardwaru i oftwaru prezentowanego układu terowania przedtawiono w rozdziale 3. W rozdziale 4 pokazano wybrane wynika badań ymulacyjnych i ekperymentalnych, podumowanie i wnioki końcowe zawarto w rozdziale 5. Strategia terowania i komutacji Relacje prądowe i napięciowe PMP prądu ą opiane zależnościami 1 oraz 2. gdzie: 1, jk = 0, S ia = ib ic u A = ub u C, wł aa ba ca aa ab ac ab bb cb ba bb bc ac ia bc ib = cc ic ca ua cb ub = cc uc jk j { a, b, c}, K = { A, B, C} S jk, wył ia ib ic ua ub u c = (3) T (1) T T (2)

3 VI Lubuka Konferencja Naukowo-Techniczna i-mitel 2010 Z uwagi na prawa komutacyjne w PMP (zakaz rozwierania wejściowych źródeł prądowych oraz zwierania wyjściowych źródeł napięciowych) z 512 możliwych konfiguracji łączników (KŁ) dwukierunkowych matrycy dozwolonych jet jedynie 27 a używanych do realizacji wektorowej trategii terowania 21 [13]. Graficzną interpretację tych 21 KŁ (18 tzw. aktywnych oraz 3 tzw. zerowe) pokazano na ryunku 2. ZEROWE KONFIGURACJE AKTYWNE KONFIGURACJE Ry. 2. Interpretacja geometryczna wykorzytywanych konfiguracji łączników w PMP przy bezpośredniej modulacji wektorowej. Na ryunku 3 pokazano reprezentacje wektorowe wejściowych napięć fazowych oraz wyjściowych prądów PMP dla 21 KŁ (ry. 2). Reprezentacje te uzykano toując tranformacje (4). (4) 2 j(2π / 3) j(4π / 3 x = ( x1 + x2e + x3e ) ) 3 Gdzie x 1, x 2, x 3 wartości chwilowe wielkości tranformowanych Ry. 3. Reprezentacje wektorowe dla, a) wejściowych napięć fazowych, b) wyjściowych prądów PMP. Schemat funkcjonalny zaimplementowanej trategii terowania oraz komutacji pokazano na ryunku 4. W pierwzej kolejności zadawane jet położenie wektora napięć wejściowych u i (u A, u B, u C ) w tounku do wektora prądów wejściowych i o (i A, i B, i C ) wyznaczanego na podtawie pomiarów (ry. 5b) Natępnie zadawane jet położenie wektora prądów wyjściowych (ry. 5a). Na podtawie położenia tych wektorów, zgodnie z ryunkiem 3, określane ą numery ektorów S 0, S i, oraz kąty α i, β o. Należy zaznaczyć, iż kąty α i, β o ą różne od kątów α i, β o (ry. 3) i wyznaczane w odnieieniu do linii przebiegającej przez środek każdego z ektorów, a co za tym idzie ograniczone zgodnie z (5). (5) π 6 < α ' < π 6 i o π 6 < β ' < π 6 419

4 IDENTYFIKACJA KIERUNKU PRĄDU IDENTYFIKACJA α i (5) IDENTYFIKACJA S i (ry. 3a) IDENTYFIKACJA β 0 (5) IDENTYFIKACJA S o (ry. 3b) 21 WEKTORÓW (ry. 2) i A i B i C OBLICZANIE i i (4) φ ZADAWANIE u i (4) i f ZADAWANIE i L o (4) OBLICZANIE WZGLĘDNYCH CZASÓW ZAŁĄCZANIA (6)-(9) q STRATEGIA KOMUTACJI (ry. 6) SELEKCJA WEKTORÓW (Tab. 2, Tab. 3) CZASY ZAŁĄCZANIA WEKTORÓW (10), (11) SYGNAŁY STERUJĄCE DLA 9 ŁACZNIKÓW DWUKIERUNKOWYCH aa ba ca ab bb cb ac bc cc WYKRYCIE ZMIANY SYGNAŁÓW STERUJĄCYCH SYGNAŁY STERUJĄCE DLA 18 TRANZYSTORÓW 420 T aa1 -T cc2 Ry. 4. Ogólny opi zaimplementowanej trategii terowania i komutacji. W kolejnym kroku obliczane ą względne czay włączenia KŁ PMP zgodnie z wzorami (6)-(9). Natępnie dla każdej ekwencji przełączania na podtawie numerów aktualnych ektorów oraz wyników równań (6)-(9) zgodnie z tabelami 2 oraz 3 wybierane ą cztery aktywne KŁ oraz jedna zerowa. Czay trwania włączania wybranych KŁ (wektorów) w czaie trwania danej ekwencji przełączania (T equ ) obliczane ą za pomocą równań (10), (11). (6) S O S i 2 co( α' q i π 3) co( β ' o π 3) + δ1 = ( 1) 3 coϕ i (7) S S 2 co( α' i i π 3) co( β ' o π 3) δ 2 = ( 1) q 3 coϕi (8) S S 2 co( α' i i π 3)co( β' o π 3) δ3 = ( 1) q 3 coϕi (9) S S 2 co( α' i i π 3) co( β ' o π 3) δ 4 = ( 1) q 3 coϕi (10) t1 = δ1 T eq ; t2 = δ 2 Teq ; t3 = δ 3 Teq ; t4 = δ 4 Teq (11) t 0 = δ 0 Teq = Teq ( δ1 + δ 2 + δ3 + δ 4 ) Teq Tabela 2. Zetawienie aktywnych konfiguracji łączników (wektorów) przypianych do pozczególnych S o i S i oraz δ 1 -δ 4 (S i = 14) (S o =14) (S i = 25) (S o =14) (S i = 36) (S o =14) (S i = 14) (S o =25) (S i = 25) (S o =25) (S i = 36) (S o =25) (S i = 14) (S o =36) (S i = 25) (S o =36) (S i = 36) (S o =36) δ 1 >0 δ 1 <0 δ 2 >0 δ 2 <0 δ 3 >0 δ 3 <0 δ 4 >0 δ 4 <0

5 VI Lubuka Konferencja Naukowo-Techniczna i-mitel 2010 Tabela 3. Zetawienie zerowych konfiguracji łączników (wektorów) przypianych do pozczególnych S o i S i oraz δ 1 -δ 4 S o = 1 4 S o = 2 5 S o = 3 6 S i = S i = S i = δ 4 >0 δ 4 <0 δ 4 >0 δ 4 <0 δ 4 >0 δ 4 <0 Na ryunku 5a pokazano przykład formowania wektora i o reprezentującego wartości chwilowe prądów na wyjściu PMP. Wektor i 0 jet złożeniem dwóch wektorów i 0 i i 0 powtałych w wyniku włączenia wybranych wcześniej konfiguracji łączników (w pokazanym przykładzie wektorów: 7 (V 7 ), 16 (V 16 ), 21 (V 21 ), 6 (V 6 ), 1 (V 1 )). Wektor u i reprezentujący wartości chwilowe napięć fazowych na wejściu PMP jet formowany w analogiczny poób (ry. 5b). Ponadto na ryunku 5b zilutrowano poób terowania kątem φ i (wejściowym wpółczynnikiem mocy), poprzez zmianą kąta α i. i"o t 2 V 21 t 1 V 16 Ry. 5. Interpretacja geometryczna modulacji wektorowej, dla przykładowego położenia a) wektora prądów wyjściowych, b) wektora wejściowych napięć fazowych PMP. Z uwagi na kończony cza włączania, wyłączania tranzytorów łączników dwukierunkowych kutkiem jednoczenego wyłączenia np. łącznika S aa oraz załączenia łącznika S ba byłoby zwarcie wyjściowych źródeł napięciowych bądź w przypadku zatoowania komutacji z czaem martwym przerwanie prądu wejściowego co mogłoby doprowadzić do uzkodzenia elementów półprzewodnikowych matrycy. Aby uniknąć tego typu uzkodzeń w prezentowanym układzie terowania zaimplementowano czterotopniową komutacje prądową opianą dla dwóch przykładowych łączników matrycy na ryunku 6. Na ryunku 7b, w odnieieniu do ryunku 7a, pokazano przykładowy diagram komutacji łączników S aa oraz S ba. Ry. 6 Komutacja w PM, a) układ dwóch łączników dwukierunkowych, b) Diagram komutacji łączników S aa oraz S ba ze tanu 10 do tanu 01. t d cza trwania pozczególnych kroków komutacji 421

6 Układ terowania Struktura PMP, złożoność jego trategii erowania i komutacji tawiają wyokie wymagania układom terowania. Układ terowania PMP mui poiadać minimum 18 wyjść cyfrowych, trzy przetworniki A/C oraz pozwalać na dokonanie wzytkich obliczeń w czaie nie dłużzym niż 5µ. Schemat blokowy prezentowanego układu terowania pokazano na ryunku 7. Parametry pozczególnych komponentów zetawiono w tabeli Ry.7. Schemat blokowy układu terowania PMP. Tabela 4 Podtawowe parametry układu terowania Komponent Parametry Proceor DSP ADSP Układ FPGA (XS3S200) A/C C/A ALS-3G-ACA MHz; 1600 MFLOPS; 2 Mbajty SRAM; 6 Mbajtów ROM 10 MHz; 200k programowalnych bramek:, 216kbajtów RAM 18 bitów; 570 ksp, zakre napięcia wejściowego: +/- 2,48V Wartości prądów wejściowych reprezentowane za pomocą ygnałów napięciowych (± 2,5 VAC) uzykanych przez zatoowanie przekładników prądowych podawane ą na przetworniki analogowo- cyfrowe. Modulacja wektorowa opiana w poprzednim rozdziale zotała zaimplementowana w dwóch proceorach DSP. Program terujący napiano w języku C w środowiku ViualDSP 4.5 firmy Analog Device. Konfiguracje łączników wybierane w każdym okreie przełączania (tab. 2, tab. 3) załączanie ą zgodnie z przyjętą ekwencją przełączania opianą za pomocą równania (12). W równaniu tym dla przykładu ymbol δ 3 oznacza że tan łączników odpowiadający wektorowi przypianemu w tabeli. 2, do ymbolu δ 3 i wybrany zgodnie z wcześniej przedtawionymi zaadami powinien być włączony jako pierwzy na cza t 3.(10). Sekwencja ta realizowana jet poprzez odpowiednie porównanie wartości funkcji modulujących (13) z przebiegiem piłokztałtnym (ry 8). W efekcie uzykujemy lokalne wartości wpółczynników wypełnia d 0 -d 4 ygnałów terujących tranzytory wybranych konfiguracji łączników w każdej ekwencji przełączania T eq. (ry. 8). (12) δ 3 δ1 δ 2 δ 4 δ 0 xd = δ 3 ; x 3 1 ; ; 1 d = δ + δ x 2 d = δ + δ + δ 2 (13) xd = δ 3 + δ1 + δ 2 + δ 4 ; 4 Sygnały terowania dziewięcioma łącznikami dwukierunkowymi generowane przez proceory DSP ą ygnałami wejściowymi układu FPGA w którym zaimplementowano czterotopniową, prądową trategię komutacji. Program realizujący komutację napiano w języku VHDL w darmowym środowiku WebPAC firmy Xilinx.

7 VI Lubuka Konferencja Naukowo-Techniczna i-mitel 2010 Wyniki badań ymulacyjnych i ekperymentalnych Badania ymulacyjne zotały przeprowadzone w programie Matlab imulink. Badania ekperymentalne przeprowadzono w układzie PMP o mocy około 1kVA zbudowanym w Intytucie Inżynierii Elektrycznej Uniwerytetu Zielonogórkiego, [13], [14]. W tabeli 5 zetawiono parametry modelu ymulacyjnego oraz laboratoryjnego. Tabela 4. Podtawowe parametry modelu laboratoryjnego oraz ymulacyjnego. Parametr Symbol Wartość Napięcie, ymulacja ekperyment czętotliwość U / f zailania 230 V/50 Hz 30 V / 50 Hz Cza trwania ekwencji T equ / t d 0,2 m / 2 µ Indukcyjności L S 10 mh Pojemność C F 50 µf 1,5 µf Rezytancja obc. R L 25 Ω 60 Ω Nr ryunkach 8 i 9 pokazano ymulacyjne przebiegi czaowe wejściowych oraz wyjściowych prądów i napięć. Dodatkowo na ryunku 8 przy obniżonym T equ =1 m pokazano ygnały terujące 9 łączników dwukierunkowych, oraz poób ich formowania. Na ryunku 10 pokazano ekperymentalne przebiegi czaowe. Na ryunkach 9b oraz 10b zaprezentowano przebiegi z poprawionym wejściowym wpółczynnikiem mocy. Ry. 8 Symulacyjne przebiegi czaowe funkcji modulujących (x d1 -x d4 ), ygnałów terujących (S aa - S cc ), fazowego napicia wejściowego (u A ), prądów wejściowych (i A, i B, i C ), prądu wyjściowego PMP (i a ), prądu oraz napięcia obciążenia (i LA, u LA ). 423

8 Ry. 9. Symulacyjne przebiegi czaowe fazowych prądów oraz napięć źródła (u S, i A ), fazowego napięcia wejściowego PMP (u A ) fazowego prądu wyjściowego PMP (i a ), oraz fazowych napięć obciążenia (u a, u b, u c ) dla f L =25 Hz, q=0.4 a)bez, b)z korekcją wejściowego wpółczynnika mocy. Ry. 10. Ekperymentalne przebiegi czaowe prądu oraz napięcia fazowego źródła (u S, i A ), fazowego prądu wyjściowego PMP (i a ), oraz fazowego napięćia obciążenia u a, dla f L =75 Hz, q=0.6, a)bez, b)z korekcją wejściowego wpółczynnika mocy. Podumowanie Prezentowany układ terowania pozwala na uzykanie wzmocnienia napięciowego więkzego od 1 oraz niezależną kontrolę wejściowego wpółczynnika mocy w matrycowym przekztałtniku prądu. Literatura [1] V e n t u ri ni M., A l eina A., The generalized tranformer: a new bi-directional inuoidal waveform frequency converter with continuouly adjutable input power factor, IEEE, PESC 80, [2] Zioga P. D., Khan S. I. and Rahid M. H., Analyi and deign of forced commutated cycloconverer tructure with improved tranfer characteritic, IEEE Tran. Ind. Electron., vol. IE-33, (1986), [3] Huber L., Borojevic D., Space vector modulator for forced commutated cycloconverter, in Conf. Rec. IEEE-IAS, vol. 1, (1989), [4] Caadei G., Grandi G., Serra G., Tani A., Space vector control of matrix converter with unity input power factor and inuoidal input/output waveform, in Proc. EPE Conf., vol. 7, Brighton, U.K, (Sept, 13-16, 1993), [5] W h e eler P. W., R o d ri g uez J., J. C. Clare, L. Empringham, Weintein A.: Matrix Converter: A Technology Reviev, IEEE Tranaction on Indutrial Electronic, vol. 49, no. 2, (April 2002), [6] Tadra G., Fedyc z a k Z., Koncepcja układu terowania dla przekztałtnika matrycowego z bezpośrednim terowaniem wektorowym Wiadomości Elektrotechniczne , (2008) [7] Tadra G., Fedyczak Z., Szcześ ni ak P., Implementacja przekztałtnika matrycowego o modulacji wektorowej oraz czterotopniowej prądowej trategii komutacji SENE 2009 (2009), CD-ROM 424

9 VI Lubuka Konferencja Naukowo-Techniczna i-mitel 2010 [8] Kwon W. H., Cho G. H.: Analye of tatic and dynamic characteritic of practical tep-up nine-witch conventor IEE Proc.-B, Vol. 140, No. 2, March [9] Klumpner C., Pitic C.: Hybrid matrix converter topologie: an exploration of benefit, IEEE PESC 08, pp. 2 8, Rhode [10] Wijekoon T., Klumpner C., Zanchetta P., Wheeler P. W.: Implementation of a hybrid AC/AC direct power converter with unity voltage tranfer, IEEE Tran. on Power Electronic, Vol. 23, No. 4, July [11] Fedyczak Z., Szcześniak P., Korotyeyev I.: Generation of matrix-reactance frequency converter baed on unipolar PWM AC matrix-reactance chopper, IEEE PESC 08, pp , Rhode [12] Fedyczak Z., Szczeniak P., Kaniewki J., Tadra G.: Implementation of three-phae frequency converter baed on PWM AC matrix-reactance chopper with buck-boot topology. Proc. of EPE 2009, Barcelona 2009, CD-ROM, [13] Fedyczak Z., Tadra G., Klytta M.: Implementation of the current ource matrix converter with pace vector modulation. EPE-PEMC 2010 (praca zgłozona na konferencję) [14] Fedyczak Z., Szcześniak P., Szymanek M., Tadra G. (2009): Matrycowo- reaktancyjny przemiennik czętotliwości MRPC-I. Dokumentacja techniczna opracowana w Intytucie Inżynierii Elektrycznej w ramach projektu badawczego MNiSW nr. N /

10