CIC-310 REALIZACJA PROJEKTÓW

Transkrypt

1 LABORATORIUM TECHNIKA CYFROWA CIC-310 REALIZACJA PROJEKTÓW W FPGA Katedra Elektroniki AGH Kraków Rev.1.0

2 1. CEL CWICZENIA?? Umiejetnosc uruchomienia zaprojektowanych projektów ukladów cyfrowych na platformie CIC WYKORZYSTYWANY SPRZET, OPROGRAMOWANIE i MODELE?? Komputer osobisty z systemem Windows NT/2000/XP?? Oprogramowanie MAX+PLUS II v. 10.1?? Oprogramowania Active-HDL v 7.2 firmy ALDEC?? Biblioteka CIC_LIB dla Active-HDL?? Model CIC-310 z ukladem serii FLEX8000 firmy ALTERA?? Oprogramowanie konfigurujace uklady FLEX8000: DNLD82.exe System uruchomieniowy CIC-310 jest samodzielnym urzadzeniem cyfrowym zawierajacym wlasny zasilacz, uklad FPGA firmy Altera EPF8282ALC84 oraz sluzace do eksperymentów moduly takie jak: klawiatura matrycowa, wejscia logiczne DIP-SWITCH, wyswietlacze logiczne LED, wyswietlacze siedmiosegmentowe LED, matryce punktowa LED 5?7 oraz zródla impulsów i przebiegów zegarowych. 3. WYMAGANIA?? Znajomosc budowy i funkcji modulu CIC-310 [1] (w domu)?? Umiejetnosc realizacji ukladów cyfrowych przy pomocy programu Active-HDL [2] (na laboratorium). 4. MATERIALY ZRÓDLOWE [1] CIC-310 CPLD/FPGA Development System Manual ( [2] Wprowadzenie do laboratorium komputerowego ( 5. PRZYGOTOWANIE DO CWICZENIA Bezposrednio przed wykonaniem tego cwiczenia (na tych samych zajeciach laboratoryjnych) nalezy wykonac cwiczenie demonstrujace realizacje i symulacje w Active-HDL projektów cyfrowych [1]. 1. Nalezy przygotowac i zaproponowac sposób podlaczenia przedstawionego w cwiczeniu [1] licznika modulo 7 do elementów elektronicznych dostepnych na plycie CIC-310. Wypelnij tabele 1: KATEDRA ELEKTRONIKI AGH 2

3 Tabela 1 SYGNAL PIN FPGA (P01? P84) C CLR CE Q0 Q1 Q2 Q3 TC 2. Zaproponowac modyfikacje ukladu licznika z [1] tak aby jego realizacja byla mozliwa przy uzyciu elementu z rysunku 1. (sygnaly L i CLR aktywne stanem niskim) Rysunek 1 6. PRZEBIEG CWICZENIA Poszczególne punkty przedstawione ponizej maja prowadzic do uruchomienia ukladu licznika modulo 7 na platformie CIC Biblioteka cic_lib?? W oknie edytora schematów BDE (aplikacja: Active-HDL) z menu wybrac: View->Symbol Toolbox?? Z menu kontekstowego okna Symbol ToolBox (kliknac okno prawym przyciskiem myszy) wybrac Select Libraries?? Zaznaczyc biblioteke cic_lib KATEDRA ELEKTRONIKI AGH 3

4 6.1 Modyfikacja schematu licznika Rysunek 2?? W zrealizowanym w [1] projekcie zastapic uzyte elementy CB4CLE i bramki elementami z biblioteki cic_lib.?? Zmodyfikowac schemat tak aby uwzglednial funkcjonalnosc elementu CB4CLE z biblioteki cic_lib (polecenie 2 w punkcie 5) 6.2 Sygnal GND?? Ze schematu usunac symbol GND i zastapic go etykieta sygnalu o nazwie GND. W tym celu dwukrotnie kliknac przewód który ma byc polaczony do masy i wpisac nazwe GND w polu Segment (Rysunek 3) Rysunek 3 KATEDRA ELEKTRONIKI AGH 4

5 6.3 Plik eksportowy EDIF W celu praktycznej realizacji zaprojektowanego licznika nalezy wygenerowac jego liste polaczen w formacie EDIF.?? Z Design Browser (aplikacja AHDL) wybieramy plik licznik.bde?? Zmieniamy zadany format listy polaczen. Wybieramy z menu polecenie: Diagram->Set Target HDL i wybieramy EDIF (Rysunek 4). Rysunek 4?? W oknie Design Browser klikamy prawym przyciskiem myszy plik licznik.bde i z menu kontekstowego wybieramy Generate Code.?? Wygenerowany plik licznik.edn zapisujemy jako licznik.edf. w dowolnym wybranym katalogu. UWAGA. NIE ZMENIAMY NAZY LICZNIK NA INNA. ZMIENIAMY JEDYNIE NAZWE ROZSZERZENIA Z EDN NA EDF Aplikacja MAX+PLUS II Dalsza czesc cwiczenia przebiega przy wykorzystaniu aplikacji Altery MAX+PLUS II. Jest to darmowe kompletne srodowisko projektowania, symulacji i implementacji ukladów cyfrowych w ukladach rekonfigurowalnych firmy Altera. W ponizszym cwiczeniu wykorzystana zostanie jedynie mozliwosc implementacji przy pomocy MAX+PLUS II projektów opisanych w pliku w formatu EDIF.?? Uruchomic aplikacje MAX+PLUS II Menu START->Programy->Altera->Max+Plus II 10.1 KATEDRA ELEKTRONIKI AGH 5

6 Rysunek Wczytanie projektu licznika?? Otworzyc plik licznik.edf (Rysunek 6) Menu: File->Open Rysunek 6?? Wybrac plik licznik.edf jako aktywny projekt srodowiska MAX+PLUSII Menu: File->Project->Set Project to Current File KATEDRA ELEKTRONIKI AGH 6

7 ?? Wstepnie skompilowac projekt Menu: File->Projekt->Save&Check UWAGA. NALEZY SPRAWDZIC CZY W LOGU WYKONANYCH ZADAN NIE POJAWILY SIE BLEDY Ustawienie niezbednych opcji projektu Rysunek 7?? Wybranie docelowego ukladu FPGA EPF8282ALC84-2 Menu: Assign->Device Rysunek 8?? Ustawienie opcji konfiguracji Menu: Assign->Global Project Device Options o Wybrac Passive Serial w Configuration Scheme o Odznaczyc symbole? w polach Reserve i Tri-Stare KATEDRA ELEKTRONIKI AGH 7

8 Rysunek 9?? Tryb kompilacji projektu Menu: Assign->Global Project Logic Synthesis o Wybrac FAST w polu Global Project Synthesis Style Rysunek 10 KATEDRA ELEKTRONIKI AGH 8

9 6.7. Przypisanie koncówek FPGA?? Otworzyc okno edytora Floorplan Menu: Max+PlusII->Floorplan Editor o Menu: Layout->Device View o Menu: Layout->Current Assignment Floorplan Z pola Unassigned Nodes & Pins przy pomocy myszy przeciagnac niepolaczone sygnaly i umiescic je w odpowiedniej lokacji pinu na rysunku ukladu FPGA. Nalezy to zrobic zgodnie z przygotowana Tabela 1. UWAGA: NALEZY CIAGNAC IKONKE OBOK NAZWY PORTU, A NIE NAZWE PORTU 6.8. Kompilacja projektu Rysunek 11?? Menu: File->Project->Save & Compile UWAGA. NALEZY SPRAWDZIC CZY W LOGU WYKONANYCH ZADAN NIE POJAWILY SIE BLEDY. KATEDRA ELEKTRONIKI AGH 9

10 Rysunek Programowanie systemu uruchomieniowego CIC-310?? Podlaczyc system CIC-310 do komputera PC za pomoca kabla RS-232?? Wlaczyc zasilanie?? Uruchomic program DNLD82.exe?? W oknie Files wybrac plik licznik Rysunek 13 KATEDRA ELEKTRONIKI AGH 10

11 ?? Nacisnac przycisk Config Jezeli wszystko zakonczylo sie bezblednie pojawia sie okienko Ok. Rysunek 14?? Przetestowac dzialanie licznika modulo 7 na plycie CIC-310 NA SKRÓTY?? Realizacja projektów AHDL na platformie CIC-310 wymaga uzycia elementów z biblioteki cic_lib. Tylko te elementy sa rozpoznawane przez kompilator przeksztalcajacy schemat na siec polaczen matrycy FPGA.?? Polaczenia do zasilania i masy sa realizowane i rozpoznawane przez kompilator FPGA jako polaczenia o nazwach VCC i GND.?? Plikiem wejsciowym kompilator FPGA jest lista polaczen w formacie EDIF. Plik ten powinien miec nazwe identyczna z nazwa modulu nadrzednego projektu i rozszerzenie EDF.?? Plik EDIF nalezy otworzyc w przy pomocy oprogramowania MAX+Plus II?? Przy wczytywaniu projektów utworzonych przy pomocy AHDL i biblioteki cic_lib nalezy posluzyc sie plikiem mapowania elementów o nazwiecic310.lmf?? Tryb programowania CIC-310 to Passive Serial?? Do programowania CIC-310 na platformie Win2000/XP sluzy program DNLD82.exe KATEDRA ELEKTRONIKI AGH 11