Standard IEEE 754. Klasyfikacja systemów komputerowych (Flynna) Architektura von Neumanna i architektura harwardzka.

Transkrypt

1 Rok akademicki 2016/2017, Wykład nr 4 2/81 Plan wykładu nr 4 Informatyka 1 Standard IEEE 754 precyzja liczb, wartości specjalne, operacje z wartościami specjalnymi Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2016/2017 Wykład nr 4 ( ) Klasyfikacja systemów komputerowych (Flynna) SISD, SIMD, MISD, MIMD Architektura von Neumanna i architektura harwardzka Budowa komputera zestaw komputerowy, jednostka centralna, płyta główna procesory Intel (LGA 1150, LGA 1151, LGA 2011) i AMD (Socket AM3/AM3+, Socket AM4, Socket FM2/FM2+) moduły pamięci (DIP, SIPP, SIMM, SDR SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, DDR4 SDRAM, SO-DIMM) Rok akademicki 2016/2017, Wykład nr 4 3/81 Rok akademicki 2016/2017, Wykład nr 4 4/81 Standard IEEE 754 Standard IEEE zakres liczb Liczby 32- i 64-bitowe Zakres liczb: 31 S E E E E E E E E M M M M M M M M M M M M M M M M M M M M M M M x max, x min { 0 } x min, x max znak wykładnik (8 bitów) mantysa (23 bity) Wartość liczby: Największa i najmniejsza wartość liczby: S L = ( 1) M 2 E BIAS x min = M min B x = M B Emin E max max max BIAS: 127 (32 bity), 1023 (64-bity)

2 Rok akademicki 2016/2017, Wykład nr 4 5/81 Rok akademicki 2016/2017, Wykład nr 4 6/81 Standard IEEE precyzja liczb Standard IEEE precyzja liczb Precyzja - liczba zapamiętywanych cyfr znaczących w systemie (10) 4, , cyfr znaczących Precyzja liczby zależy od liczby bitów mantysy Liczba bitów potrzebnych do zakodowania 1 cyfry dziesiętnej: 1 n 10 = 2 n = log2(10) 3, Liczb cyfr dziesiętnych (d) możliwa do zakodowania na m bitach: Dla formatu pojedynczej precyzji: mantysa: 23+1=24 bity cyfry znaczące: 7 Dla formatu podwójnej precyzji: mantysa: 52+1=53 bity cyfry znaczące: d = = log (10) 53 d = = log (10) , , = 7, = 15, log 2 (10) bitów - 1 cyfra dziesiętna m bitów - d cyfr dziesiętnych d = log m(10) 2 Dla formatu podwójnej rozszerzonej precyzji: mantysa: 63+1=64 bity cyfry znaczące: d = = log (10) , = 19, Rok akademicki 2016/2017, Wykład nr 4 7/81 Rok akademicki 2016/2017, Wykład nr 4 8/81 Standard IEEE precyzja liczb Standard IEEE wartości specjalne #include <stdio.h> int main() { float x; double y; } float -> double -> x = ; /* */ y = ; /* */ printf("float -> %f\n",x); printf("double -> %f\n\n",y); y = ; printf("double -> %f\n",y); return 0; double -> Zero: - zero dodatnie - zero ujemne Podczas porównań zero dodatnie i ujemne są traktowane jako równe sobie

3 Rok akademicki 2016/2017, Wykład nr 4 9/81 Rok akademicki 2016/2017, Wykład nr 4 10/81 Standard IEEE wartości specjalne Standard IEEE wartości specjalne Nieskończoność: Liczba zdenormalizowana: - nieskończoność dodatnia x x x x x x x x x x x x 0... znak wykładnik mantysa - nieskończoność ujemna x x x x x x x x x x x x 0... znak wykładnik mantysa Nieskończoność występuje w przypadku wystąpienia nadmiaru (przepełnienia) oraz przy dzieleniu przez zero Pojawia się, gdy występuje niedomiar (ang. underflow), ale wynik operacji można jeszcze zapisać denormalizując mantysę Mantysa nie posiada domyślnej części całkowitej równej 1, tzn. reprezentuje liczbę o postaci 0,xxx xxx, a nie 1,xxx xxx Rok akademicki 2016/2017, Wykład nr 4 11/81 Rok akademicki 2016/2017, Wykład nr 4 12/81 Standard IEEE wartości specjalne Standard IEEE wartości specjalne Nieliczby - NaN (Not A Number) - nie reprezentują wartości liczbowej Powstają w wyniku wykonania niedozwolonej operacji Standard IEEE 754 definiuje dokładnie wyniki operacji, w których występują specjalne argumenty QNaN (ang. Quiet NaN) - ciche nieliczby... x x x x x x x... x x x x x znak wykładnik mantysa przechodzą przez działania arytmetyczne (brak przerwania wykonywania programu) SNaN (ang. Signaling NaN) - sygnalizujące, istotne, głośne nieliczby... x x x x x x x... x x x x x znak wykładnik mantysa zgłoszenie wyjątku (przerwanie wykonywania programu)

4 Rok akademicki 2016/2017, Wykład nr 4 13/81 Rok akademicki 2016/2017, Wykład nr 4 14/81 Język C - operacje z wartościami specjalnymi #include <stdio.h> #include <math.h> int main() { float x = 0.0; } printf("1.0/0.0 = %f\n",1.0/x); printf("-1.0/0.0 = %f\n",-1.0/x); printf("0.0/0.0 = %f\n",0.0/x); printf("sqrt(-1.0) = %f\n",sqrt(-1.0)); printf("1.0/inf = %f\n",1.0/(1.0/x)); printf("0*inf = %f\n",0.0*(1.0/x)); return 0; Środowisko: Microsoft Visual C Express Edition 1.0/0.0 = 1.#INF00-1.0/0.0 = -1.#INF00 0.0/0.0 = -1.#IND00 sqrt(-1.0) = -1.#IND00 1.0/INF = *INF = -1.#IND00 Reprezentacja liczb zmiennoprzecinkowych w C Typy zmiennoprzecinkowe w języku C: Nazwa typu Rozmiar (bajty) Zakres wartości Cyfry znaczące float 4 bajty -3, , double 8 bajtów -1, , long double 10 bajtów -1, , Typ long double może mieć także inny rozmiar: Środowisko MS Visual C EE Borland Turbo C++ Explorer Dev-C++ Rozmiar (bajty) 8 bajtów 10 bajtów 12 bajtów Rok akademicki 2016/2017, Wykład nr 4 15/81 Rok akademicki 2016/2017, Wykład nr 4 16/81 Reprezentacja liczb zmiennoprzecinkowych w C Reprezentacja liczb zmiennoprzecinkowych w C #include <stdio.h> int main() { float sf = 0.0f; double sd = 0.0; long double slg = 0.0L; int i; } for(i=0; i<10000; i++) { sf = sf f; sd = sd ; slg = slg L; } printf("float: %.20f\n",sf); printf("double: %.20f\n",sd); printf("long double: %.20Lf\n",slg); return 0; Microsoft Visual C Express Edition (long double - 8 bajtów) float: double: long double: Borland Turbo C++ Explorer (long double - 10 bajtów) float: double: long double: Dev-C++ (long double - 12 bajtów) float: double: long double:

5 Rok akademicki 2016/2017, Wykład nr 4 17/81 Rok akademicki 2016/2017, Wykład nr 4 18/81 Liczba 2654 (10) jako całkowita i rzeczywista w C Język C - nieprawidłowy specyfikator formatu int (4 bajty): 00000A5E (16) int x; printf("x (%%f) = "); scanf("%f",&x); printf("x (%%d) = %d\n",x); printf("x (%%f) = %f\n",x); printf("x (%%e) = %e\n",x); x (%f) = 2654 x (%d) = x (%f) = x (%e) = e-315 float (4 bajty): 4525E000 (16) Zgodnie ze standardem języka C wynik jest niezdefiniowany Zapamiętana wartość: Wyświetlona wartość przy wykorzystaniu %d: Rok akademicki 2016/2017, Wykład nr 4 19/81 Rok akademicki 2016/2017, Wykład nr 4 20/81 Język C - nieprawidłowy specyfikator formatu Klasyfikacja systemów komputerowych float x; printf("x (%%d) = "); scanf("%d",&x); printf("x (%%d) = %d\n",x); printf("x (%%f) = %f\n",x); printf("x (%%e) = %e\n",x); x (%d) = 2654 x (%d) = 0 x (%f) = x (%e) = e-042 Zgodnie ze standardem języka C wynik jest niezdefiniowany Zapamiętana wartość: Wyświetlona wartość przy wykorzystaniu %e: Taksonomia Flynna - pierwsza, najbardziej ogólna klasyfikacja architektur komputerowych (1972): Flynn M.J.: Some Computer Organizations and Their Effectiveness, IEEE Transactions on Computers, Vol. C-21, No 9, Opiera się na liczbie przetwarzanych strumieni rozkazów i strumieni danych: strumień rozkazów (Instruction Stream) - odpowiednik licznika rozkazów; system złożony z n procesorów posiada n liczników rozkazów, a więc n strumieni rozkazów strumień danych (Data Stream) - zbiór operandów, np. system rejestrujący temperaturę mierzoną przez n czujników posiada n strumieni danych

6 Rok akademicki 2016/2017, Wykład nr 4 21/81 Rok akademicki 2016/2017, Wykład nr 4 22/81 Taksonomia Flynna SISD (Single Instruction, Single Data) Jeden wykonywany program przetwarza jeden strumień danych SI - Single instruction MI - Multiple Instruction SD - Single Data MD - Multiple Data Klasyczne komputery zbudowane według architektury von Neumanna Zawierają: jeden procesor jeden blok pamięci operacyjnej zawierający wykonywany program. SISD - instrukcje -dane -wyniki SM - Shared Memory DM - Distributed Memory Rok akademicki 2016/2017, Wykład nr 4 23/81 Rok akademicki 2016/2017, Wykład nr 4 24/81 SISD (Single Instruction, Single Data) SIMD (Single Instruction, Multiple Data) Komputer IBM PC/AT Komputer PC Jeden wykonywany program przetwarza wiele strumieni danych Te same operacje wykonywane są na różnych danych SIMD Podział: Komputer PC Laptop SM-SIMD (Shared Memory SIMD): - komputery wektorowe - rozszerzenia strumieniowe procesorów (MMX, 3DNow!, SSE, SSE2, SSE3, AVX, ) - instrukcje -dane -wyniki DM-SIMD (Distributed Memory SIMD): - tablice procesorów - procesory kart graficznych (GPGPU)

7 Rok akademicki 2016/2017, Wykład nr 4 25/81 SM SM--SIMD - Komputery wektorowe Rok akademicki 2016/2017, Wykład nr 4 26/81 DM DM--SIMD - Tablice procesorów CDC Cyber 205 Cray Cray--1 Illiac IV (1976) (1976) MasPar MPMP-1/MP 1/MP--2 (1981) (1990) Thinking Machines CM CM--2 (1987) Cray Cray--2 Hitachi S3600 (1985) Illiac IV (1976) (1994) Rok akademicki 2016/2017, Wykład nr 4 27/81 DM DM--SIMD - Procesory graficzne (GPU) GeForce GTX Titan X Rok akademicki 2016/2017, Wykład nr 4 MISD (Multiple (Multiple Instruction Instruction,, Single Data) Tesla K80 Wiele równolegle wykonywanych programów przetwarza jednocześnie jeden wspólny strumień danych Systemy tego typu nie są spotykane Tesla D870 Tesla S /81

8 Rok akademicki 2016/2017, Wykład nr 4 29/81 Rok akademicki 2016/2017, Wykład nr 4 30/81 MIMD (Multiple Instruction, Multiple Data) SM-MIMD MIMD - Wieloprocesory Równolegle wykonywanych jest wiele programów, z których każdy przetwarza własne strumienie danych Podział: SM-MIMD (Shared Memory): - wieloprocesory DM-MIMD (Distributed Memory): - wielokomputery - klastry - gridy Systemy z niezbyt dużą liczbą działających niezależnie procesorów Każdy procesor ma dostęp do wspólnej przestrzeni adresowej pamięci Komunikacja procesorów poprzez uzgodniony obszar wspólnej pamięci Do SM-MIMD należą komputery z procesorami wielordzeniowymi Podział: UMA (Uniform Memory Access) NUMA (NonUniform Memory Access) COMA (Cache Only Memory Architecture) Rok akademicki 2016/2017, Wykład nr 4 31/81 Rok akademicki 2016/2017, Wykład nr 4 32/81 SM-MIMD MIMD - Wieloprocesory DM-MIMDMIMD - Wielokomputery Cray YM-P (1988) Cray J90 (1994) Każdy procesor wyposażony jest we własną pamięć operacyjną, niedostępną dla innych procesorów Komunikacja między procesorami odbywa się za pomocą sieci poprzez przesyłanie komunikatów Biblioteki komunikacyjne: MPI (Message Passing Interface) Cray CS6400 (1993) PVM (Parallel Virtual Machine)

9 Rok akademicki 2016/2017, Wykład nr 4 33/81 Rok akademicki 2016/2017, Wykład nr 4 34/81 DM-MIMD MIMD - Wielokomputery DM-MIMDMIMD - Klastry Cray T3E (1995) Thinking Machines CM-5 (1991) Klaster (cluster): równoległy lub rozproszonego system składający się z komputerów komputery połączone są siecią używany jest jako pojedynczy, zintegrowany zespół obliczeniowy ncube 2s (1993) Meiko CS-2 (1993) Węzeł (node) - pojedynczy komputer przyłączony do klastra i wykonujący zadania obliczeniowe źródło: KVM - Keyboard, Video, Mouse Rok akademicki 2016/2017, Wykład nr 4 35/81 Rok akademicki 2016/2017, Wykład nr 4 36/81 DM-MIMDMIMD - Klastry DM-MIMDMIMD - Klastry Klastry Beowulf budowane były ze zwykłych komputerów PC Klastry Beowulf budowane były ze zwykłych komputerów PC Odin II Beowulf Cluster Layout, University of Chicago, USA NASA 128-processor Beowulf cluster: A cluster built from 64 ordinary PC's

10 Rok akademicki 2016/2017, Wykład nr 4 37/81 Rok akademicki 2016/2017, Wykład nr 4 38/81 DM-MIMDMIMD - Klastry Architektura von Neumanna Early Aspen Systems Beowulf Cluster With RAID Rodzaj architektury komputera, opisanej w 1945 roku przez matematyka Johna von Neumanna Inne spotykane nazwy: architektura z Princeton, store-program computer (koncepcja przechowywanego programu) Zakłada podział komputera na kilka części: jednostka sterująca (CU - Control Unit) jednostka arytmetyczno-logiczna (ALU - Arithmetic Logic Unit) pamięć główna (memory) urządzenia wejścia-wyjścia (input/output) Rok akademicki 2016/2017, Wykład nr 4 39/81 Rok akademicki 2016/2017, Wykład nr 4 40/81 Architektura von Neumanna - podstawowe cechy Architektura harwardzka Informacje przechowywane są w komórkach pamięci (cell) o jednakowym rozmiarze, każda komórka ma numer - adres Architektura komputera, w której pamięć danych jest oddzielona od pamięci instrukcji Dane oraz instrukcje programu (rozkazy) zakodowane są za pomocą liczb i przechowywane w tej samej pamięci Praca komputera to sekwencyjne odczytywanie instrukcji z pamięci komputera i ich wykonywanie w procesorze Wykonanie rozkazu: pobranie z pamięci słowa będącego kodem instrukcji pobranie z pamięci danych wykonanie instrukcji zapisanie wyników do pamięci Dane i instrukcje czytane są przy wykorzystaniu tej samej magistrali Nazwa architektury pochodzi komputera Harward Mark I: zaprojektowany przez Howarda Aikena pamięć instrukcji - taśma dziurkowana, pamięć danych - elektromechaniczne liczniki

11 Rok akademicki 2016/2017, Wykład nr 4 41/81 Rok akademicki 2016/2017, Wykład nr 4 42/81 Architektura harwardzka Architektura harwardzka i von Neumanna Pamięci danych i instrukcji mogą różnić się: technologią wykonania strukturą adresowania długością słowa W architekturze harwardzkiej pamięć instrukcji i pamięć danych: zajmują różne przestrzenie adresowe mają oddzielne szyny (magistrale) do procesora zaimplementowane są w inny sposób Przykład: ATmega16-16 kb Flash, 1 kb SRAM, 512 B EEPROM Procesor Procesor może w tym samym czasie czytać instrukcje oraz uzyskiwać dostęp do danych Magistrala instrukcji Pamięć programu (instrukcje programu) Magistrala danych Pamięć danych (dane programu) Architektura von Neumanna Architektura harwardzka Zmodyfikowana architektura harwardzka: oddzielone pamięci danych i rozkazów, lecz wykorzystujące wspólną magistralę (linie danych i adresów) Rok akademicki 2016/2017, Wykład nr 4 43/81 Rok akademicki 2016/2017, Wykład nr 4 44/81 Zestaw komputerowy Jednostka centralna Jednostka centralna Monitor Pendrive Mikrofon, słuchawki Zasilacz Procesor Napęd DVD Myszka Pamięć RAM Stacja dyskietek Dysk zewnętrzny Klawiatura Kamera internetowa Płyta główna Dysk twardy Karta graficzna Drukarka Skaner UPS Głośniki

12 Rok akademicki 2016/2017, Wykład nr 4 45/81 Rok akademicki 2016/2017, Wykład nr 4 46/81 Płyta główna (motherboard) - przykłady Gigabyte GA-7N400-L Model Gigabyte GA-7N400-L Gigabyte GA-X58A-UD5 Gigabyte G1-Assassin 2 BIOS SIO Audio LAN Rok Gniazdo Socket A Socket 1366 Socket 2011 Procesor AMD Athlon, Athlon XP Intel Core i7 Intel Core i7 Northbridge nvidia nforce 2 Ultra 400 Intel X58 Express Chipset Southbridge nvidia nforce 2 MCP Intel ICH10R Pamięć 4 x 184-pin DDR DIMM sockets, max. 3 GB 6 x 1.5V DDR3 DIMM sockets, max. 24 GB Intel X79 4 x 1.5V DDR3 DIMM sockets, max. 32 GB Format ATX ATX ATX Inne AGP, 5 PCI, 2 IDE, FDD, LPT, 2 COM, 6 USB, IrDA, RJ45, 2 PS/2 4 PCIe x16, 2 PCIe x1, PCI, 8 SATA II 3 Gb/s, 2 SATA II 6 Gb/s, 2 esata, IDE, FDD, 2 RJ45, 10 USB 2.0, 2 USB 3.0, 2 PS/2 3 PCIe x16, 2 PCIe x1, PCI, 4 SATA II 3 Gb/s, 4 SATA III 6 Gb/s, 2 esata, RJ45, 9 USB 2.0, 3 USB 3.0, PS/2 źródło: PCI AGP CMOS battery SouthBridge IDE FDD Socket A NorthBridge DIMM socket Power Rok akademicki 2016/2017, Wykład nr 4 47/81 Rok akademicki 2016/2017, Wykład nr 4 48/81 Gigabyte GA-7N400 7N400-L Gigabyte GA-7N400-L źródło: GA-7N400 Pro2 / GA-7N400 / GA-7N400-L AMD Socket A Processor Motherboard User s Manual źródło: GA-7N400 Pro2 / GA-7N400 / GA-7N400-L AMD Socket A Processor Motherboard User s Manual

13 Rok akademicki 2016/2017, Wykład nr 4 49/81 Rok akademicki 2016/2017, Wykład nr 4 50/81 Gigabyte GA-X58A X58A-UD5 SIO BIOS LAN PCIe x1 NorthBridge Intel X58(IOH) 8-Pin Power Gigabyte GA-X58A-UD5 PCI FDD LGA1366 PCIe x16 SouthBridge Intel ICH10R DDR3 socket IDE CMOS battery źródło: GA-X58A-UD5 LGA1366 socket motherboard for Intel Core i7 processor family User's Manual SATA 3 Gb/s 24-Pin Power Rok akademicki 2016/2017, Wykład nr 4 51/81 Rok akademicki 2016/2017, Wykład nr 4 52/81 Gigabyte G1-Assassin 2 Audio PCIe x16 PCIe x1 LAN Gigabyte G1-Assassin 2 PCI CMOS battery DDR3 socket LGA2011 I/O Controller Intel X79 8-Pin Power DDR3 socket źródło: Gigabyte G1.Assassin 2, User's Manual, Rev SATA 24-Pin Power

14 Rok akademicki 2016/2017, Wykład nr 4 53/81 Rok akademicki 2016/2017, Wykład nr 4 54/81 Płyty główne - standardy Płyty główne - standardy Standard AT Baby-AT ATX Rok 1984 (IBM) 1985 (IBM) 1996 (Intel) Micro-ATX 1996 Mini-ITX Nano-ITX źródło: (VIA) 2003 (VIA) Wymiary in mm in mm in mm in mm in mm max in mm Pico-ITX 2007 (VIA) mm max.

15 Rok akademicki 2016/2017, Wykład nr 4 57/81 Rok akademicki 2016/2017, Wykład nr 4 58/81 Procesory Intel - LGA 1150 (Socket H3) LGA (Land Grid Array) - na procesorze złocone, miedziane, płaskie styki, dociskane do pinów w gnieździe na płycie głównej czerwiec 2013 roku, liczba pinów: 1150 procesory: Haswell (22 nm): Celeron, Pentium, Core i3 / i5 / i7 Broadwell (14 nm): Core M, Celeron, Pentium, Core i3 / i5 / i7 chipsety: Haswell: H81, B85, Q85, Q87, H87, Z87 Broadwell: Z97, H97 Procesory Intel - LGA 1151 (Socket H4) sierpień 2015 roku, liczba pinów: 1151 procesory Skylake (14 nm): Celeron, Pentium, Core i3 / i5 / i7 wsparcie dla pamięci RAM: DDR4, DDR3(L) chipsety: Z170, H170 LGA 1150 Core i7-6700k LGA 1151 Rok akademicki 2016/2017, Wykład nr 4 59/81 Rok akademicki 2016/2017, Wykład nr 4 60/81 Procesory Intel - LGA 2011 (Socket R) Procesory AMD - Socket AM3+ listopad 2011 roku, liczba pinów: 2011 procesory: Sandy Bridge-E/EP (22 nm): Core i7, Xeon Ivy Bridge-E/EP (14 nm): Core i7, Xeon Haswell-E (22 nm): Core i7 PGA-ZIF - nóżki znajdują się na procesorze 2011 rok, liczba kontaktów: 942 mikroarchitektura Bulldozer procesory: Athlon II, Phenom II, FX chipsety: Intel X79, X99 4-kanałowy kontroler pamięci PCI Express 3.0 inne wersje: LGA (luty 2014) LGA 2011-v3 (sierpień 2014) LGA 2011 Socket AM3+ AMD Phenom II

16 Rok akademicki 2016/2017, Wykład nr 4 61/81 Rok akademicki 2016/2017, Wykład nr 4 62/81 Procesory AMD - Socket AM4 Procesory AMD - Socket FM2/FM rok, liczba kontaktów: 1331 mikroarchitektura: Zen, Excavator Obsługa: DDR4 Memory, PCIe Gen 3, USB 3.1 Gen2 10Gbps, NVMe procesory: Bristol Ridge, Summit Ridge, Raven Ridge FM2: wrzesień 2012, liczba kontaktów: 904, AMD Trinity FM2+: 2013, liczba kontaktów: 906, AMD Kaveri przeznaczenie: APU (Accelerated Processing Unit) drugiej generacji APU - połączenie tradycyjnego procesora x86 z proc. graficznym Socket AM4 Rok akademicki 2016/2017, Wykład nr 4 63/81 Rok akademicki 2016/2017, Wykład nr 4 64/81 DIP Dual In-line Package zastosowanie: XT, AT rok: 1981 SIPP Single In-line Pin Package liczba pinów: 30 zastosowanie: AT, 286, 386 rok: 1983 SIMM (30-pins) Single Inline Memory Module liczba styków: 30 (te same styki po obu stronach modułu) pojemność: 256 KB, 1 MB, 4 MB, 16 MB zastosowanie: 286, 386, 486 rok: 1994

17 Rok akademicki 2016/2017, Wykład nr 4 65/81 Rok akademicki 2016/2017, Wykład nr 4 66/81 SIMM (72-pins) Single Inline Memory Module liczba styków: 72 (te same styki po obu stronach modułu) pojemność [MB]: 1, 2, 4, 8, 16, 32, 64, 128 zastosowanie: 486, Pentium, AMD K5, AMD K6 rok: 1996 DIMM Dual In-Line Memory Module styki po przeciwnych stronach modułu mają inne znaczenie najczęściej stosowane moduły DIMM: 72-pinowe, stosowane w SO-DIMM (32-bitowe) 144-pinowe, stosowane w SO-DIMM (64-bitowe) 168-pinowe, stosowane w SDR SDRAM 184-pinowe, stosowane w DDR SDRAM 240-pinowe, stosowane w DDR2 SDRAM 240-pinowe, stosowane w DDR3 SDRAM 288-pinowe, stosowane w DDR4 SDRAM Rok akademicki 2016/2017, Wykład nr 4 67/81 Rok akademicki 2016/2017, Wykład nr 4 68/81 SDR SDRAM Single Data Rate Synchronous Dynamic Random Access Memory liczba styków: 168 pojemność [MB]: 16, 32, 64, 128, 256, 512 zasilanie: 3,3 V zastosowanie: Pentium, Pentium II, Pentium III, Pentium IV Celeron, AMD K6 SDR SDRAM Oznaczenie Częstotliwość Przepustowość Czas dostępu Rok PC66 66 MHz 533 MB/s ns 1997 PC MHz 800 MB/s 8-10 ns 1998 PC MHz 1067 MB/s 7,5 ns 1999

18 Rok akademicki 2016/2017, Wykład nr 4 69/81 Rok akademicki 2016/2017, Wykład nr 4 70/81 DDR SDRAM Double Data Rate Synchronous Dynamic Random Access Memory liczba pinów: 184 zasilanie: 2,5 V zastosowanie: Pentium IV, Athlon, Duron, Sempron rok: 1999 DDR przesyła 2 bity w ciągu jednego taktu zegara DDR SDRAM Oznaczenie Oznaczenie Częstotliwość Przepustowość DDR-200 PC Hz 1,6 GB/s DDR-266 PC Hz 2,1 GB/s DDR-333 PC Hz 2,7 GB/s DDR-400 PC Hz 3,2 GB/s Uwaga: częstotliwość - częstotliwość szyny, przepustowość - przepustowość szczytowa Rok akademicki 2016/2017, Wykład nr 4 71/81 Rok akademicki 2016/2017, Wykład nr 4 72/81 DDR2 SDRAM Double Data Rate 2 Synchronous Dynamic Random Access Memory liczba pinów: 240 zasilanie: 1,8 V zastosowanie: Pentium IV/D, Intel Core 2, Athlon 64 AM2 rok: 2003 DDR2 przesyła 4 bity w ciągu jednego taktu zegara DDR2 SDRAM Oznaczenie Oznaczenie Częstotliwość Przepustowość DDR2-400 PC MHz 3200 MB/s DDR2-533 PC MHz 4266 MB/s DDR2-667 PC MHz 5333 MB/s DDR2-800 PC MHz 6400 MB/s DDR PC MHz 8533 MB/s

19 Rok akademicki 2016/2017, Wykład nr 4 73/81 Rok akademicki 2016/2017, Wykład nr 4 74/81 DDR3 SDRAM Double Data Rate 3 Synchronous Dynamic Random Access Memory liczba pinów: 240 zasilanie: 1,5 V zastosowanie: Intel Core i7, Intel Core i5, Intel Core i3, AMD Phenom II, AMD Athlon II rok: 2007 (Intel), 2009 (AMD) DDR3 SDRAM Oznaczenie Oznaczenie Częstotliwość Przepustowość DDR3-800 PC MHz 6400 MB/s DDR PC MHz 8533 MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s Rok akademicki 2016/2017, Wykład nr 4 75/81 Rok akademicki 2016/2017, Wykład nr 4 76/81 DDR - porównanie DDR3 SDRAM źródło:

20 Rok akademicki 2016/2017, Wykład nr 4 77/81 Rok akademicki 2016/2017, Wykład nr 4 78/81 DDR DDR4 SDRAM Double Data Rate 4 Synchronous Dynamic Random Access Memory liczba pinów: 288 zasilanie: 1,2 V rok: połowa 2014 zastosowanie: Intel Haswell E, Intel Broadwell (chipset X99) LGA 1151, LGA 2011-v3 DDR4 SDRAM Oznaczenie Oznaczenie Częstotliwość Przepustowość DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s Rok akademicki 2016/2017, Wykład nr 4 79/81 Rok akademicki 2016/2017, Wykład nr 4 80/81 SO-DIMM - porównanie SO-DIMM Small Outline Dual In-line Memory Module stosowane głównie w laptopach, drukarkach, ruterach najczęściej stosowane moduły: 72-pinowe (32-bitowe) 100-pinowe 144-pinowe (64-bitowe) 200-pinowe pamięci DDR SDRAM i DDR-II SDRAM 204-pinowe DDR3 260-pinowe DDR4

21 Rok akademicki 2016/2017, Wykład nr 4 81/81 Koniec wykładu nr 4 Dziękuję za uwagę! (następny wykład: )