dr inż. Jarosław Forenc
|
|
|
- Michalina Zalewska
- 8 lat temu
- Przeglądów:
Transkrypt
1 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2014/2015 Wykład nr 4 ( )
2 Rok akademicki 2014/2015, Wykład nr 4 2/70 Plan wykładu nr 4 Klasyfikacja systemów komputerowych (Flynna) SISD, SIMD, MISD, MIMD Architektura von Neumanna i architektura harwardzka Budowa komputera: zestaw komputerowy, jednostka centralna, płyta główna procesory Intel (LGA 1156, LGA 1155, LGA 1150, LGA 2011) i AMD (Socket AM2/AM2+, Socket AM3/AM3+, Socket FM1, Socket FM2/FM2+) moduły pamięci (DIP, SIPP, SIMM, SDR SDRAM, DDR SDRAM, DDR2 SDRAM, DDR3 SDRAM, DDR4 SDRAM, SO-DIMM) obudowa komputera (architektura AT)
3 Rok akademicki 2014/2015, Wykład nr 4 3/70 Klasyfikacja systemów komputerowych Taksonomia Flynna - pierwsza, najbardziej ogólna klasyfikacja architektur komputerowych (1972): Flynn M.J.: Some Computer Organizations and Their Effectiveness, IEEE Transactions on Computers, Vol. C-21, No 9, Opiera się na liczbie przetwarzanych strumieni rozkazów i strumieni danych: strumień rozkazów (Instruction Stream) - odpowiednik licznika rozkazów; system złożony z n procesorów posiada n liczników rozkazów, a więc n strumieni rozkazów strumień danych (Data Stream) - zbiór operandów, np. system rejestrujący temperaturę mierzoną przez n czujników posiada n strumieni danych
4 Rok akademicki 2014/2015, Wykład nr 4 4/70 Taksonomia Flynna SI - Single instruction MI - Multiple Instruction SD - Single Data MD - Multiple Data SM - Shared Memory DM - Distributed Memory
5 Rok akademicki 2014/2015, Wykład nr 4 5/70 SISD (Single Instruction, Single Data) Jeden wykonywany program przetwarza jeden strumień danych Klasyczne komputery zbudowane według architektury von Neumanna Zawierają: jeden procesor jeden blok pamięci operacyjnej zawierający wykonywany program. SISD - instrukcje -dane -wyniki
6 Rok akademicki 2014/2015, Wykład nr 4 6/70 SISD (Single Instruction, Single Data) Komputer IBM PC/AT Komputer PC Komputer PC Laptop
7 Rok akademicki 2014/2015, Wykład nr 4 7/70 SIMD (Single Instruction, Multiple Data) Jeden wykonywany program przetwarza wiele strumieni danych Te same operacje wykonywane są na różnych danych Podział: SM-SIMD (Shared Memory SIMD): - komputery wektorowe - rozszerzenia strumieniowe procesorów (MMX, 3DNow!, SSE, SSE2, SSE3, AVX, ) SIMD - instrukcje -dane -wyniki DM-SIMD (Distributed Memory SIMD): - tablice procesorów - procesory kart graficznych (GPGPU)
8 Rok akademicki 2014/2015, Wykład nr 4 8/70 SM-SIMDSIMD - Komputery wektorowe CDC Cyber 205 (1981) Cray-1 (1976) Cray-2 (1985) Hitachi S3600 (1994)
9 Rok akademicki 2014/2015, Wykład nr 4 9/70 DM-SIMD - Tablice procesorów Illiac IV (1976) MasPar MP-1/MP-2 (1990) Thinking Machines CM-2 (1987) Illiac IV (1976)
10 Rok akademicki 2014/2015, Wykład nr 4 10/70 DM-SIMD - Procesory graficzne (GPU) GeForce GTX Titan Tesla K80 Tesla D870 Tesla S2050
11 Rok akademicki 2014/2015, Wykład nr 4 11/70 MISD (Multiple Instruction, Single Data) Wiele równolegle wykonywanych programów przetwarza jednocześnie jeden wspólny strumień danych Systemy tego typu nie są spotykane
12 Rok akademicki 2014/2015, Wykład nr 4 12/70 MIMD (Multiple Instruction, Multiple Data) Równolegle wykonywanych jest wiele programów, z których każdy przetwarza własne strumienie danych Podział: SM-MIMD (Shared Memory): - wieloprocesory DM-MIMD (Distributed Memory): - wielokomputery - klastry - gridy
13 Rok akademicki 2014/2015, Wykład nr 4 13/70 SM-MIMDMIMD - Wieloprocesory Systemy z niezbyt dużą liczbą działających niezależnie procesorów Każdy procesor ma dostęp do wspólnej przestrzeni adresowej pamięci Komunikacja procesorów poprzez uzgodniony obszar wspólnej pamięci Do SM-MIMD należą komputery z procesorami wielordzeniowymi Podział: UMA (Uniform Memory Access) NUMA (NonUniform Memory Access) COMA (Cache Only Memory Architecture)
14 Rok akademicki 2014/2015, Wykład nr 4 14/70 SM-MIMD MIMD - Wieloprocesory Cray YM-P (1988) Cray J90 (1994) Cray CS6400 (1993)
15 Rok akademicki 2014/2015, Wykład nr 4 15/70 DM-MIMDMIMD - Wielokomputery Każdy procesor wyposażony jest we własną pamięć operacyjną, niedostępną dla innych procesorów Komunikacja między procesorami odbywa się za pomocą sieci poprzez przesyłanie komunikatów Biblioteki komunikacyjne: MPI (Message Passing Interface) PVM (Parallel Virtual Machine)
16 Rok akademicki 2014/2015, Wykład nr 4 16/70 DM-MIMD MIMD - Wielokomputery Cray T3E (1995) Thinking Machines CM-5 (1991) ncube 2s (1993) Meiko CS-2 (1993)
17 Rok akademicki 2014/2015, Wykład nr 4 17/70 DM-MIMDMIMD - Klastry Klaster (cluster): równoległy lub rozproszonego system składający się z komputerów komputery połączone są siecią używany jest jako pojedynczy, zintegrowany zespół obliczeniowy Węzeł (node) - pojedynczy komputer przyłączony do klastra i wykonujący zadania obliczeniowe źródło: KVM - Keyboard, Video, Mouse
18 Rok akademicki 2014/2015, Wykład nr 4 18/70 DM-MIMDMIMD - Klastry Miejsce instalacji: Politechnika Białostocka Wydział Elektryczny KETiM Rok instalacji: Typ klastra: homogeniczny dedykowany Liczba węzłów: 7 Sieć komputerowa: Gigabit Ethernet
19 Rok akademicki 2014/2015, Wykład nr 4 19/70 DM-MIMDMIMD - Klastry Klastry Beowulf budowane były ze zwykłych komputerów PC Odin II Beowulf Cluster Layout, University of Chicago, USA
20 Rok akademicki 2014/2015, Wykład nr 4 20/70 DM-MIMDMIMD - Klastry Klastry Beowulf budowane były ze zwykłych komputerów PC NASA 128-processor Beowulf cluster: A cluster built from 64 ordinary PC's
21 Rok akademicki 2014/2015, Wykład nr 4 21/70 DM-MIMDMIMD - Klastry Early Aspen Systems Beowulf Cluster With RAID
22 Rok akademicki 2014/2015, Wykład nr 4 22/70 Architektura von Neumanna Rodzaj architektury komputera, opisanej w 1945 roku przez matematyka Johna von Neumanna Inne spotykane nazwy: architektura z Princeton, store-program computer (koncepcja przechowywanego programu) Zakłada podział komputera na kilka części: jednostka sterująca (CU - Control Unit) jednostka arytmetyczno-logiczna (ALU - Arithmetic Logic Unit) pamięć główna (memory) urządzenia wejścia-wyjścia (input/output)
23 Rok akademicki 2014/2015, Wykład nr 4 23/70 Architektura von Neumanna - podstawowe cechy Informacje przechowywane są w komórkach pamięci (cell) o jednakowym rozmiarze, każda komórka ma numer - adres Dane oraz instrukcje programu (rozkazy) zakodowane są za pomocą liczb i przechowywane w tej samej pamięci Praca komputera to sekwencyjne odczytywanie instrukcji z pamięci komputera i ich wykonywanie w procesorze Wykonanie rozkazu: pobranie z pamięci słowa będącego kodem instrukcji pobranie z pamięci danych wykonanie instrukcji zapisanie wyników do pamięci Dane i instrukcje czytane są przy wykorzystaniu tej samej magistrali
24 Rok akademicki 2014/2015, Wykład nr 4 24/70 Architektura harwardzka Architektura komputera, w której pamięć danych jest oddzielona od pamięci instrukcji Nazwa architektury pochodzi komputera Harward Mark I: zaprojektowany przez Howarda Aikena pamięć instrukcji - taśma dziurkowana, pamięć danych - elektromechaniczne liczniki
25 Rok akademicki 2014/2015, Wykład nr 4 25/70 Architektura harwardzka Pamięci danych i instrukcji mogą różnić się: technologią wykonania strukturą adresowania długością słowa Przykład: ATmega16-16 kb Flash, 1 kb SRAM, 512 B EEPROM Procesor może w tym samym czasie czytać instrukcje oraz uzyskiwać dostęp do danych
26 Rok akademicki 2014/2015, Wykład nr 4 26/70 Architektura harwardzka i von Neumanna W architekturze harwardzkiej pamięć instrukcji i pamięć danych: zajmują różne przestrzenie adresowe mają oddzielne szyny (magistrale) do procesora zaimplementowane są w inny sposób Procesor Magistrala instrukcji Magistrala danych Pamięć programu (instrukcje programu) Pamięć danych (dane programu) Architektura von Neumanna Architektura harwardzka
27 Rok akademicki 2014/2015, Wykład nr 4 27/70 Zmodyfikowana architektura harwardzka Łączy w sobie cechy architektury harwardzkiej i von Neumanna Oddzielone pamięci danych i rozkazów, lecz wykorzystujące wspólną magistralę (linie danych i adresów) W procesorach stosowanych w komputerach PC występują elementy obu architektur: pamięć operacyjna (RAM) komputera jest to typowa architektura von Neumanna pamięć podręczna (cache) podzielona jest na pamięć instrukcji i pamięć danych
28 Rok akademicki 2014/2015, Wykład nr 4 28/70 Zestaw komputerowy Monitor Jednostka centralna Pendrive Mikrofon, słuchawki Myszka Dysk zewnętrzny Klawiatura Kamera internetowa Drukarka Skaner UPS Głośniki
29 Rok akademicki 2014/2015, Wykład nr 4 29/70 Jednostka centralna Zasilacz Napęd DVD Procesor Pamięć RAM Stacja dyskietek Płyta główna Dysk twardy Karta graficzna
30 Rok akademicki 2014/2015, Wykład nr 4 30/70 Płyta główna (motherboard) - przykłady Model Gigabyte GA-7N400-L Gigabyte GA-X58A-UD5 Gigabyte G1-Assassin 2 Rok Gniazdo Socket A Socket 1366 Socket 2011 Procesor AMD Athlon, Athlon XP Intel Core i7 Intel Core i7 Northbridge nvidia nforce 2 Ultra 400 Intel X58 Express Chipset Southbridge nvidia nforce 2 MCP Intel ICH10R Pamięć 4 x 184-pin DDR DIMM sockets, max. 3 GB 6 x 1.5V DDR3 DIMM sockets, max. 24 GB Intel X79 4 x 1.5V DDR3 DIMM sockets, max. 32 GB Format ATX ATX ATX Inne AGP, 5 PCI, 2 IDE, FDD, LPT, 2 COM, 6 USB, IrDA, RJ45, 2 PS/2 4 PCIe x16, 2 PCIe x1, PCI, 8 SATA II 3 Gb/s, 2 SATA II 6 Gb/s, 2 esata, IDE, FDD, 2 RJ45, 10 USB 2.0, 2 USB 3.0, 2 PS/2 3 PCIe x16, 2 PCIe x1, PCI, 4 SATA II 3 Gb/s, 4 SATA III 6 Gb/s, 2 esata, RJ45, 9 USB 2.0, 3 USB 3.0, PS/2
31 Rok akademicki 2014/2015, Wykład nr 4 31/70 Gigabyte GA-7N400 7N400-L BIOS SIO Audio LAN PCI AGP Socket A NorthBridge CMOS battery SouthBridge DIMM socket Power źródło: IDE FDD
32 Rok akademicki 2014/2015, Wykład nr 4 32/70 Gigabyte GA-7N400 7N400-L źródło: GA-7N400 Pro2 / GA-7N400 / GA-7N400-L AMD Socket A Processor Motherboard User s Manual
33 Rok akademicki 2014/2015, Wykład nr 4 33/70 Gigabyte GA-7N400 7N400-L źródło: GA-7N400 Pro2 / GA-7N400 / GA-7N400-L AMD Socket A Processor Motherboard User s Manual
34 Rok akademicki 2014/2015, Wykład nr 4 34/70 Gigabyte GA-X58A X58A-UD5 SIO BIOS LAN PCIe x1 NorthBridge Intel X58(IOH) 8-Pin Power PCI FDD LGA1366 PCIe x16 SouthBridge Intel ICH10R DDR3 socket IDE CMOS battery SATA 3 Gb/s 24-Pin Power
35 Rok akademicki 2014/2015, Wykład nr 4 35/70 Gigabyte GA-X58A X58A-UD5 źródło: GA-X58A-UD5 LGA1366 socket motherboard for Intel Core i7 processor family User's Manual
36 Rok akademicki 2014/2015, Wykład nr 4 36/70 Gigabyte G1-Assassin 2 Audio PCIe x16 PCIe x1 LAN PCI CMOS battery DDR3 socket LGA2011 I/O Controller Intel X79 SATA 24-Pin Power 8-Pin Power DDR3 socket
37 Rok akademicki 2014/2015, Wykład nr 4 37/70 Gigabyte G1-Assassin 2 źródło: Gigabyte G1.Assassin 2, User's Manual, Rev. 1001
38 Rok akademicki 2014/2015, Wykład nr 4 38/70 Gigabyte GA-7N400 7N400-L i GA-X58A-UD5 2 x USB LPT LAN PS/2 Mouse PS/2 Keyboard Gigabyte GA-7N400-L COM 2 x USB Audio Clear CMOS IEEE 1394a LAN PS/2 Mouse PS/2 Keyboard Gigabyte GA-X58A-UD5 SPDIF esata 6 x USB Audio
39 Rok akademicki 2014/2015, Wykład nr 4 39/70 Płyty główne - standardy Standard AT Baby-AT ATX Rok 1984 (IBM) 1985 (IBM) 1996 (Intel) Micro-ATX 1996 Mini-ITX Nano-ITX źródło: (VIA) 2003 (VIA) Wymiary in mm in mm in mm in mm in mm max in mm Pico-ITX 2007 (VIA) mm max.
40 Rok akademicki 2014/2015, Wykład nr 4 40/70 Płyty główne - standardy
41 Rok akademicki 2014/2015, Wykład nr 4 41/70 Procesory Intel - LGA 1156 (Socket H, H1) LGA (Land Grid Array) - na procesorze złocone, miedziane, płaskie styki, dociskane do pinów w gnieździe płyty głównej 2009 rok, liczba pinów: 1156 procesory: (Lynnfield i Clarkdale): Core i3, Core i5, Core i7, Xeon chipsety: Intel H55, H57, P55, Q57, P57 2-kanałowy kontroler pamięci LGA 1156 Intel Core i3-530
42 Rok akademicki 2014/2015, Wykład nr 4 42/70 Procesory Intel - LGA 1155 (Socket H2) początek 2011 roku, liczba pinów: 1155 procesory: Sandy Bridge (32 nm): Celeron, Pentium, Core i3, Core i5, Core i7, Xeon Ivy Bridge (22 nm): Core i3, Core i5, Core i7 chipsety: Sandy Bridge: B65, H61, Q67, H67, P67, Z68 Ivy Bridge: B75, Q75, Q77, H77, Z75, Z77 brak wstecznej kompatybilności z LGA 1156 LGA 1155
43 Rok akademicki 2014/2015, Wykład nr 4 43/70 Procesory Intel - LGA 1150 (Socket H3) czerwiec 2013 roku, liczba pinów: 1150 procesory: Haswell (22 nm): Celeron, Pentium, Core i3 / i5 / i7 Broadwell (14 nm): Core M, (Celeron, Pentium, Core i3 / i5 / i7) chipsety: Haswell: H81, B85, Q85, Q87, H87, Z87 Broadwell: Z97, H97 brak wstecznej kompatybilności z LGA 1155 i LGA 1156 LGA 1150
44 Rok akademicki 2014/2015, Wykład nr 4 44/70 Procesory Intel - LGA 2011 (Socket R) listopad 2011 roku, liczba pinów: 2011 procesory: Sandy Bridge-E/EP (22 nm): Core i7, Xeon Ivy Bridge-E/EP (14 nm): Core i7, Xeon Haswell-E (22 nm): Core i7 chipsety: Intel X79, X99 4-kanałowy kontroler pamięci PCI Express 3.0 inne wersje: LGA (luty 2014) LGA 2011-v3 (sierpień 2014) LGA 2011
45 Rok akademicki 2014/2015, Wykład nr 4 45/70 Procesory AMD - Socket AM2/AM2+ (M2) PGA-ZIF - nóżki znajdują się na procesorze 2006 rok (AM2), 2007 rok (AM2+), liczba kontaktów: 940 napięcie zasilania: 0,8-1,55 V FSB: 800, 1000 MHz procesory: Athlon 64, Athlon 64 X2, Sempron, Opteron, Phenom Socket AM2 AMD Athlon 64 X2
46 Rok akademicki 2014/2015, Wykład nr 4 46/70 Procesory AMD - Socket AM rok, liczba kontaktów: 941 obsługa pamięci RAM DDR3 procesory: Phenom II, Athlon II, Sempron, Opteron Socket AM3 AMD Phenom II
47 Rok akademicki 2014/2015, Wykład nr 4 47/70 Procesory AMD - Socket AM rok, liczba kontaktów: 942 mikroarchitektura Bulldozer większa średnica otworów na nóżki procesora Socket AM3+
48 Rok akademicki 2014/2015, Wykład nr 4 48/70 Procesory AMD - Socket FM1 czerwiec 2011, liczba kontaktów: 905 przeznaczenie: APU (Accelerated Processing Unit) pierwszej generacji APU - połączenie tradycyjnego procesora x86 z proc. graficznym AMD Fusion (Llano) AMD Fusion Socket FM1
49 Rok akademicki 2014/2015, Wykład nr 4 49/70 Procesory AMD - Socket FM2/FM2+ FM2: wrzesień 2012, liczba kontaktów: 904, AMD Trinity FM2+: 2013, liczba kontaktów: 906, AMD Kaveri przeznaczenie: APU (Accelerated Processing Unit) drugiej generacji
50 Rok akademicki 2014/2015, Wykład nr 4 50/70 Moduły pamięci DIP Dual In-line Package zastosowanie: XT, AT rok: 1981 SIPP Single In-line Pin Package liczba pinów: 30 zastosowanie: AT, 286, 386 rok: 1983
51 Rok akademicki 2014/2015, Wykład nr 4 51/70 Moduły pamięci SIMM (30-pins) Single Inline Memory Module liczba styków: 30 (te same styki po obu stronach modułu) pojemność: 256 KB, 1 MB, 4 MB, 16 MB zastosowanie: 286, 386, 486 rok: 1994
52 Rok akademicki 2014/2015, Wykład nr 4 52/70 Moduły pamięci SIMM (72-pins) Single Inline Memory Module liczba styków: 72 (te same styki po obu stronach modułu) pojemność [MB]: 1, 2, 4, 8, 16, 32, 64, 128 zastosowanie: 486, Pentium, AMD K5, AMD K6 rok: 1996
53 Rok akademicki 2014/2015, Wykład nr 4 53/70 Moduły pamięci DIMM Dual In-Line Memory Module styki po przeciwnych stronach modułu mają inne znaczenie najczęściej stosowane moduły DIMM: 72-pinowe, stosowane w SO-DIMM (32-bitowe) 144-pinowe, stosowane w SO-DIMM (64-bitowe) 168-pinowe, stosowane w SDR SDRAM 184-pinowe, stosowane w DDR SDRAM 240-pinowe, stosowane w DDR2 SDRAM 240-pinowe, stosowane w DDR3 SDRAM
54 Rok akademicki 2014/2015, Wykład nr 4 54/70 Moduły pamięci SDR SDRAM Single Data Rate Synchronous Dynamic Random Access Memory liczba styków: 168 pojemność [MB]: 16, 32, 64, 128, 256, 512 zasilanie: 3,3 V zastosowanie: Pentium, Pentium II, Pentium III, Pentium IV Celeron, AMD K6 Oznaczenie Częstotliwość Przepustowość Czas dostępu Rok PC66 66 MHz 533 MB/s ns 1997 PC MHz 800 MB/s 8-10 ns 1998 PC MHz 1067 MB/s 7,5 ns 1999
55 Rok akademicki 2014/2015, Wykład nr 4 55/70 Moduły pamięci SDR SDRAM
56 Rok akademicki 2014/2015, Wykład nr 4 56/70 Moduły pamięci DDR SDRAM Double Data Rate Synchronous Dynamic Random Access Memory liczba pinów: 184 zasilanie: 2,5 V zastosowanie: Pentium IV, Athlon, Duron, Sempron rok: 1999 DDR przesyła 2 bity w ciągu jednego taktu zegara Oznaczenie Oznaczenie Częstotliwość Przepustowość DDR-200 PC Hz 1,6 GB/s DDR-266 PC Hz 2,1 GB/s DDR-333 PC Hz 2,7 GB/s DDR-400 PC Hz 3,2 GB/s Uwaga: częstotliwość - częstotliwość szyny, przepustowość - przepustowość szczytowa
57 Rok akademicki 2014/2015, Wykład nr 4 57/70 Moduły pamięci DDR SDRAM
58 Rok akademicki 2014/2015, Wykład nr 4 58/70 Moduły pamięci DDR2 SDRAM Double Data Rate 2 Synchronous Dynamic Random Access Memory liczba pinów: 240 zasilanie: 1,8 V zastosowanie: Pentium IV/D, Intel Core 2, Athlon 64 AM2 rok: 2003 DDR2 przesyła 4 bity w ciągu jednego taktu zegara Oznaczenie Oznaczenie Częstotliwość Przepustowość DDR2-400 PC MHz 3200 MB/s DDR2-533 PC MHz 4266 MB/s DDR2-667 PC MHz 5333 MB/s DDR2-800 PC MHz 6400 MB/s DDR PC MHz 8533 MB/s
59 Rok akademicki 2014/2015, Wykład nr 4 59/70 Moduły pamięci DDR2 SDRAM
60 Rok akademicki 2014/2015, Wykład nr 4 60/70 Moduły pamięci DDR3 SDRAM Double Data Rate 3 Synchronous Dynamic Random Access Memory liczba pinów: 240 zasilanie: 1,5 V zastosowanie: Intel Core i7, Intel Core i5, Intel Core i3, AMD Phenom II, AMD Athlon II rok: 2007 (Intel), 2009 (AMD)
61 Rok akademicki 2014/2015, Wykład nr 4 61/70 Moduły pamięci DDR3 SDRAM Oznaczenie Oznaczenie Częstotliwość Przepustowość DDR3-800 PC MHz 6400 MB/s DDR PC MHz 8533 MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s DDR PC MHz MB/s
62 Rok akademicki 2014/2015, Wykład nr 4 62/70 Moduły pamięci DDR3 SDRAM
63 Rok akademicki 2014/2015, Wykład nr 4 63/70 Moduły pamięci DDR - porównanie źródło:
64 Rok akademicki 2014/2015, Wykład nr 4 64/70 Moduły pamięci DDR DDR4 SDRAM Double Data Rate 4 Synchronous Dynamic Random Access Memory liczba pinów: 288 zasilanie: 1,2 V rok: połowa 2014 zastosowanie: Intel Haswell E, Intel Broadwell (chipset X99)
65 Rok akademicki 2014/2015, Wykład nr 4 65/70 Moduły pamięci SO-DIMM Small Outline Dual In-line Memory Module stosowane głównie w laptopach, drukarkach, ruterach najczęściej stosowane moduły: 72-pinowe (32-bitowe) 100-pinowe 144-pinowe (64-bitowe) 200-pinowe pamięci DDR SDRAM i DDR-II SDRAM 204-pinowe DDR3 260-pinowe DDR4
66 Rok akademicki 2014/2015, Wykład nr 4 66/70 Moduły pamięci SO-DIMM - porównanie
67 Rok akademicki 2014/2015, Wykład nr 4 67/70 Obudowa komputera - podział (wymiary, kształt) Desktop Mini-ITX Mini tower Midi tower Big tower
68 Rok akademicki 2014/2015, Wykład nr 4 68/70 Obudowa komputera - architektura AT Zasilacz AT P9/P8 connectors 4-pin Molex connector źródło: psuconnectors/connectors.html
69 Rok akademicki 2014/2015, Wykład nr 4 69/70 Obudowa komputera - architektura AT Zasilacz AT 4-pin Berg connectors 6-pin Auxiliary Power Connector źródło: psuconnectors/connectors.html
70 Rok akademicki 2014/2015, Wykład nr 4 70/70 Koniec wykładu nr 4 Dziękuję za uwagę!
Klasyfikacja systemów komputerowych. Architektura von Neumanna i architektura harwardzka Budowa komputera: dr inż. Jarosław Forenc
Rok akademicki 2015/2016, Wykład nr 4 2/51 Plan wykładu nr 4 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2013/2014 Wykład nr 4 (05.05.2014) Rok akademicki 2013/2014, Wykład
Klasyfikacja systemów komputerowych. Architektura von Neumanna i architektura harwardzka Budowa komputera: dr inż. Jarosław Forenc
Rok akademicki 2014/2015, Wykład nr 4 2/70 Plan wykładu nr 4 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2014/2015
Klasyfikacja systemów komputerowych. Architektura von Neumanna i architektura harwardzka Budowa komputera: dr inż. Jarosław Forenc
Rok akademicki 2012/2013, Wykład nr 4 2/81 Plan wykładu nr 4 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2012/2013
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2015/2016 Wykład nr 4 (25.04.2016) Rok akademicki 2015/2016, Wykład
Budowa komputera: dr inż. Jarosław Forenc. Zestaw komputerowy Jednostka centralna. płyta główna (przykłady, standardy)
Rok akademicki 2010/2011, Wykład nr 7 2/56 Plan wykładu nr 7 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2010/2011
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2010/2011 Wykład nr 7 (13.05.2011) Rok akademicki 2010/2011, Wykład
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2012/2013 Wykład nr 4 (20.03.2013) Rok akademicki 2012/2013, Wykład
Architektura von Neumanna i architektura harwardzka Budowa komputera: dr inż. Jarosław Forenc
Rok akademicki 2011/2012, Wykład nr 6 2/72 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2011/2012
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2018/2019 Wykład nr 10 (17.05.2019) Rok akademicki 2018/2019, Wykład
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2011/2012 Wykład nr 6 (30.05.2012) dr inż. Jarosław Forenc Rok akademicki
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2013/2014 Wykład nr 4 (04.04.2014) Rok akademicki 2013/2014, Wykład
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2018/2019 Wykład nr 11 (24.05.2019) Rok akademicki 2018/2019, Wykład
Klasyfikacja systemów komputerowych. Architektura von Neumanna Architektura harwardzka Zmodyfikowana architektura harwardzka. dr inż.
Rok akademicki 2011/2012, Wykład nr 6 2/46 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2011/2012
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2011/2012 Wykład nr 6 (27.04.2012) dr inż. Jarosław Forenc Rok akademicki
Standard IEEE 754. Klasyfikacja systemów komputerowych (Flynna) Architektura von Neumanna i architektura harwardzka.
Rok akademicki 2016/2017, Wykład nr 4 2/81 Plan wykładu nr 4 Informatyka 1 Standard IEEE 754 precyzja liczb, wartości specjalne, operacje z wartościami specjalnymi Politechnika Białostocka - Wydział Elektryczny
Budowa komputera: dr inż. Jarosław Forenc
Rok akademicki 2011/2012, Wykład nr 7 2/83 Plan wykładu nr 7 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2011/2012
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2016/2017 Wykład nr 4 (31.03.2017) Rok akademicki 2016/2017, Wykład
Klasyfikacja systemów komputerowych. Architektura von Neumanna. dr inż. Jarosław Forenc
Rok akademicki 2010/2011, Wykład nr 6 2/56 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2010/2011
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2009/2010 Wykład nr 6 (15.05.2010) dr inż. Jarosław Forenc Rok akademicki
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2016/2017 Wykład nr 5 (15.05.2017) Rok akademicki 2016/2017, Wykład
Klasyfikacja systemów komputerowych. Architektura harwardzka Zmodyfikowana architektura harwardzka. dr inż. Jarosław Forenc
Rok akademicki 2010/2011, Wykład nr 6 2/56 Plan wykładu nr 6 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2010/2011
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2010/2011 Wykład nr 6 (06.05.2011) Rok akademicki 2010/2011, Wykład
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2010/2011 Wykład nr 6 (28.03.2011) Rok akademicki 2010/2011, Wykład
Architektura von Neumanna
Architektura von Neumanna Klasyfikacja systemów komputerowych (Flynna) SISD - Single Instruction Single Data SIMD - Single Instruction Multiple Data MISD - Multiple Instruction Single Data MIMD - Multiple
Płyty główne rodzaje. 1. Płyta główna w formacie AT
Płyty główne rodzaje 1. Płyta główna w formacie AT Jest formatem płyty głównej typu serwerowego będącej następstwem płyty XT o 8-bitowej architekturze. Została stworzona w celu obsługi 16-bitowej architektury
Systemy operacyjne i sieci komputerowe Szymon Wilk Superkomputery 1
i sieci komputerowe Szymon Wilk Superkomputery 1 1. Superkomputery to komputery o bardzo dużej mocy obliczeniowej. Przeznaczone są do symulacji zjawisk fizycznych prowadzonych głównie w instytucjach badawczych:
Budowa komputera: dr inż. Jarosław Forenc. Dual In-line Package zastosowanie: XT, AT rok: 1981
Rok akademicki 2012/2013, Wykład nr 5 2/62 Plan wykładu nr 5 Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 2012/2013
Materiały dodatkowe do podręcznika Urządzenia techniki komputerowej do rozdziału 5. Płyta główna i jej składniki. Test nr 5
Materiały dodatkowe do podręcznika Urządzenia techniki komputerowej do rozdziału 5. Płyta główna i jej składniki Test nr 5 Test zawiera 63 zadania związane z treścią rozdziału 5. Jest to test zamknięty,
Bajt (Byte) - najmniejsza adresowalna jednostka informacji pamięci komputerowej, z bitów. Oznaczana jest literą B.
Jednostki informacji Bajt (Byte) - najmniejsza adresowalna jednostka informacji pamięci komputerowej, składająca się z bitów. Oznaczana jest literą B. 1 kb = 1024 B (kb - kilobajt) 1 MB = 1024 kb (MB -
Technologie informacyjne - wykład 2 -
Zakład Fizyki Budowli i Komputerowych Metod Projektowania Instytut Budownictwa Wydział Budownictwa Lądowego i Wodnego Politechnika Wrocławska Technologie informacyjne - wykład 2 - Prowadzący: dr inż. Łukasz
Jednostka centralna. Miejsca na napędy 5,25 :CD-ROM, DVD. Miejsca na napędy 3,5 : stacja dyskietek
Ćwiczenia 1 Budowa komputera PC Komputer osobisty (Personal Komputer PC) komputer (stacjonarny lub przenośny) przeznaczony dla pojedynczego użytkownika do użytku domowego lub biurowego. W skład podstawowego
PODZESPOŁY KOMPUTERA PC. Autor: Maciej Maciąg
PODZESPOŁY KOMPUTERA PC Autor: Maciej Maciąg Spis treści 1. Płyta główna 4. Dysk twardy 1.1. Formaty płyt głównych 4.1. Interfejsy dysków twardych 1.2. Chipset 4.2. Macierze RAID 1.3. BIOS 2. Mikroprocesor
Procesory. Schemat budowy procesora
Procesory Procesor jednostka centralna (CPU Central Processing Unit) to sekwencyjne urządzenie cyfrowe którego zadaniem jest wykonywanie rozkazów i sterowanie pracą wszystkich pozostałych bloków systemu
16. Taksonomia Flynn'a.
16. Taksonomia Flynn'a. Taksonomia systemów komputerowych według Flynna jest klasyfikacją architektur komputerowych, zaproponowaną w latach sześćdziesiątych XX wieku przez Michaela Flynna, opierająca się
URZĄDZENIA WEJŚCIA-WYJŚCIA
Wykład czwarty URZĄDZENIA WEJŚCIA-WYJŚCIA PLAN WYKŁADU Budowa ogólna komputerów PC Urządzenia zewnętrzne w PC Podział urządzeń zewnętrznych Obsługa przerwań Bezpośredni dostęp do pamięci Literatura 1/24
Numer ogłoszenia: 162458-2015; data zamieszczenia: 01.07.2015 OGŁOSZENIE O ZMIANIE OGŁOSZENIA
Strona 1 z 8 Ogłoszenie powiązane: Ogłoszenie nr 154578-2015 z dnia 2015-06-24 r. Ogłoszenie o zamówieniu - Łódź Przedmiotem zamówienia jest dostawa elementów i podzespołów do serwisowania mikrokomputerów
I. Architektura chipsetu
I. Architektura chipsetu Chipset jest najważniejszym elementem płyty głównej, odpowiedzialnym za komunikację między mikroprocesorem a pozostałymi komponentami. Od możliwości chipsetu w dużej mierze zależą
T2: Budowa komputera PC. dr inż. Stanisław Wszelak
T2: Budowa komputera PC dr inż. Stanisław Wszelak Ogólny schemat płyty Interfejsy wejścia-wyjścia PS2 COM AGP PCI PCI ex USB PS/2 port komunikacyjny opracowany przez firmę IBM. Jest on odmianą portu szeregowego
Test wiedzy z UTK. Dział 1 Budowa i obsługa komputera
Test wiedzy z UTK Dział 1 Budowa i obsługa komputera Pytanie 1 Który z elementów nie jest niezbędny do pracy z komputerem? A. Monitor B. Klawiatura C. Jednostka centralna D. Drukarka Uzasadnienie : Jednostka
Budowa pamięci RAM Parametry: tcl, trcd, trp, tras, tcr występują w specyfikacjach poszczególnych pamięci DRAM. Czym mniejsze są wartości tych
Budowa pamięci RAM Parametry: tcl, trcd, trp, tras, tcr występują w specyfikacjach poszczególnych pamięci DRAM. Czym mniejsze są wartości tych parametrów, tym szybszy dostęp do komórek, co przekłada się
Podstawowe parametry płyt głównych
PŁYTA GŁÓWNA Podstawowe parametry płyt głównych Standard płyty (ATX, Micro-ATX, Mini-ITX, ITX) Gniazdo procesora Chipset płyty (H do zastosowań uniwersalnych, B dla biznesu, C dla wydajnych komputerów
Opis przedmiotu zamówienia. Dział II CZĘŚĆ 1 DVD
1. Dysk SSD 512GB 1 sztuka Opis przedmiotu zamówienia Dział II CZĘŚĆ 1 Typ SSD Format dysku 2.5 Pojemność dysku [GB] 512 GB SATA III (6 Gb/s) Zastosowane technologie NCQ S.M.A.R.T. TRIM Szyfrowanie sprzętowe
Z parametrów procesora zamieszczonego na zdjęciu powyżej wynika, że jest on taktowany z częstotliwością a) 1,86 GHz b) 540 MHz c) 533 MHz d) 1 GHz
Test z przedmiotu Urządzenia techniki komputerowej semestr 1 Zadanie 1 Liczba 200 zastosowana w symbolu opisującym pamięć DDR-200 oznacza a) Efektywną częstotliwość, z jaka pamięć może pracować b) Przepustowość
dr inż. Jarosław Forenc
Informatyka 1 Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia niestacjonarne I stopnia Rok akademicki 2015/2016 Wykład nr 5 (09.04.2016) Rok akademicki 2015/2016, Wykład
Architektura współczesna.. Dzisiejsza architektura czołowych producentów chipsetów odbiega od klasycznego układu North and South Bridge. Największe zmiany wprowadzono na poziomie komunikacji między układami
Futura Policealna Szkoła dla Dorosłych w Lublinie. Kierunek: Technik informatyk
Futura Policealna Szkoła dla Dorosłych w Lublinie Kierunek: Technik informatyk 351203 Semestr: I Przedmiot: Montaż i eksploatacja urządzenia techniki komputerowej Nauczyciel: Mirosław Ruciński Temat: Zasady
3.Przeglądarchitektur
Materiały do wykładu 3.Przeglądarchitektur Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 17 marca 2014 Architektura a organizacja komputera 3.1 Architektura komputera: atrybuty widzialne
Część I Komputery stacjonarne KONFIGURACJA WYMAGANE PARAMETRY PARAMETRY OFEROWANE 1 2 3
Zadanie nr 1 Część I Komputery stacjonarne Katedra Chemii Rolnej Załącznik nr 3 A Do SIWZ DZP04311009/2009 ACAR Dostosowana do zaoferowanego procesora Posiadająca: Socket 775, chipset Intel P45 mostek
Architektura Komputerów
1/3 Architektura Komputerów dr inż. Robert Jacek Tomczak Uniwersytet Przyrodniczy w Poznaniu Architektura a organizacja komputera 3.1 Architektura komputera: atrybuty widzialne dla programisty, atrybuty
Płyta główna. podtrzymania zegara.
Płyta główna Płyta główna (ang. motherboard, mainboard) obwód drukowany urządzenia elektronicznego, na którym montuje się najważniejsze elementy, umożliwiając komunikację wszystkim pozostałym komponentom
Dotyczy: Procedury udzielenia zamówienia publicznego w trybie przetargu nieograniczonego na Sprzęt komputerowy i oprogramowanie.
INSTYTUT FIZYKI POLSKIEJ AKADEMII NAUK PL - 02-668 WARSZAWA, AL. LOTNIKÓW 32/46 Tel. (48-22) 843 66 01 Fax. (48-22) 843 09 26 REGON: P-000326061, NIP: 525-000-92-75 DZPIE/001-V/2013 Warszawa, 17 wrzesień
3.Przeglądarchitektur
Materiały do wykładu 3.Przeglądarchitektur Marcin Peczarski Instytut Informatyki Uniwersytet Warszawski 24 stycznia 2009 Architektura a organizacja komputera 3.1 Architektura komputera: atrybuty widzialne
Budowa komputera. Magistrala. Procesor Pamięć Układy I/O
Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz
Changed with the DEMO VERSION of CAD-KAS PDF-Editor (http://www.cadkas.com).
Lp Towar Nazwa BUCMOAK0000 Obudowa COOLERMASTER ELITE 30 BLACK/BLUE bez zasilacza COOLERMASTER Obudowy COOLERMASTER ELITE 30 BLACK/BLUE Typ obudowy Midi Tower ATX Kolor obudowy black-blue (czarno-niebieski)
Architektura Systemów Komputerowych. Rozwój architektury komputerów klasy PC
Architektura Systemów Komputerowych Rozwój architektury komputerów klasy PC 1 1978: Intel 8086 29tys. tranzystorów, 16-bitowy, współpracował z koprocesorem 8087, posiadał 16-bitową szynę danych (lub ośmiobitową
Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola
Wybrane bloki i magistrale komputerów osobistych (PC) Opracował: Grzegorz Cygan 2010 r. CEZ Stalowa Wola Ogólny schemat komputera Jak widać wszystkie bloki (CPU, RAM oraz I/O) dołączone są do wspólnych
ZAPYTANIE OFERTOWE 6/2014
Rejowiec Fabryczny, dnia 14.03.2014 r. ZAPYTANIE OFERTOWE 6/2014 Zespół Szkół Samorządowych w Rejowcu Fabrycznym, ul. Lubelska 18, 22-170 Rejowiec Fabryczny zaprasza do złożenia oferty na 10 zestawów komputerów
GIGABYTE GA-G31M-ES2L VGA CH8 GBLAN SATAII MATX
GIGABYTE GA-G31M-ES2L VGA CH8 GBLAN SATAII MATX Gniazdo procesora Typ procesora LGA775 Intel Celeron Intel Pentium D Intel Pentium Extreme Edition Intel Pentium 4 Intel Pentium 4 Extreme Edition Intel
Architektura systemów komputerowych. dr Artur Bartoszewski
Architektura systemów komputerowych dr Artur Bartoszewski Układy otoczenia procesora (chipset) Rozwiązania sprzętowe CHIPSET Podstawą budowy płyty współczesnego komputera PC jest Chipset. Zawiera on większość
Model : Z97-G43 s1150 Z97 4DDR3 RAID/LAN/USB3 ATX. ram sp. j.
PŁYTY GŁÓWNE > Model : 102617 Producent : - Koszyk Na stanie: 30 + szt. Ceny: Cena netto: "http://www.alsen.pl/search?query%5bquerystring%5d=kbmsiii8z970a10" target="_blank">produkt na Alsen.pl id="productnettopriceid">
Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer
Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący
PAKIET nr 12 Instytut Fizyki Teoretycznej
L.P. NAZWA ASORTYMENTU Opis urządzeń technicznych minimalne wymagania ILOŚĆ PAKIET nr 2 Instytut Fizyki Teoretycznej Zaoferowana gwarancja ZAOFEROWANY SPRZĘT (model i/lub parametry) CENA JEDNOSTKOWA NETTO
Sprzęt komputerowy 2. Autor prezentacji: 1 prof. dr hab. Maria Hilczer
Sprzęt komputerowy 2 Autor prezentacji: 1 prof. dr hab. Maria Hilczer Budowa komputera Magistrala Procesor Pamięć Układy I/O 2 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący
Architektury komputerów Architektury i wydajność. Tomasz Dziubich
Architektury komputerów Architektury i wydajność Tomasz Dziubich Przetwarzanie potokowe Przetwarzanie sekwencyjne Przetwarzanie potokowe Architektura superpotokowa W przetwarzaniu potokowym podczas niektórych
RAP-167/A/2010 Załcznik nr 1a ARKUSZ KALKULACYJNY ( Cennik usług ) Opis przedmiotu zamówienia: Usługi serwisowe sprzetu komputerowego w 2011r.
RAP-67/A/200 Załcznik nr a ARKUSZ KALKULACYJNY ( Cennik usług ) Opis przedmiotu zamówienia: Usługi serwisowe sprzetu komputerowego w 20r. LP. Nazwa podzespołu Zamawiany towar lub usługa Oferowany towar
SYSTEMY OPERACYJNE WYKŁAD 1 INTEGRACJA ZE SPRZĘTEM
SYSTEMY OPERACYJNE WYKŁAD 1 INTEGRACJA ZE SPRZĘTEM Marcin Tomana marcin@tomana.net SKRÓT WYKŁADU Zastosowania systemów operacyjnych Architektury sprzętowe i mikroprocesory Integracja systemu operacyjnego
Budowa komputera. Magistrala. Procesor Pamięć Układy I/O
Budowa komputera Magistrala Procesor Pamięć Układy I/O 1 Procesor to CPU (Central Processing Unit) centralny układ elektroniczny realizujący przetwarzanie informacji Zmiana stanu tranzystorów wewnątrz
Opis przedmiotu zamówienia. Dział II DVD
1. Dysk SSD 512GB 15 sztuk Opis przedmiotu zamówienia Dział II Typ SSD Format dysku 2.5 Pojemność dysku [GB] 512 GB SATA III (6 Gb/s) Zastosowane technologie NCQ S.M.A.R.T. TRIM Szyfrowanie sprzętowe Szybkość
Podstawy Informatyki Systemy sterowane przepływem argumentów
Podstawy Informatyki alina.momot@polsl.pl http://zti.polsl.pl/amomot/pi Plan wykładu 1 Komputer i jego architektura Taksonomia Flynna 2 Komputer i jego architektura Taksonomia Flynna Komputer Komputer
Spis treúci. Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1. Przedmowa... 9. Wstęp... 11
Księgarnia PWN: Krzysztof Wojtuszkiewicz - Urządzenia techniki komputerowej. Cz. 1 Spis treúci Przedmowa... 9 Wstęp... 11 1. Komputer PC od zewnątrz... 13 1.1. Elementy zestawu komputerowego... 13 1.2.
LEKCJA. TEMAT: Pamięć operacyjna.
TEMAT: Pamięć operacyjna. LEKCJA 1. Wymagania dla ucznia: zna pojęcia: pamięci półprzewodnikowej, pojemności, czas dostępu, transfer, ROM, RAM; zna podział pamięci RAM i ROM; zna parametry pamięci (oznaczone
WYMAGANE PARAMETRY OFEROWANEGO SPRZĘTU. Część I Komputery stacjonarne
WYMAGANE PARAMETRY OFEROWANEGO SPRZĘTU Załącznik nr 3A do SIWZ DZP-0431-1402/2009 Zadanie nr 1 Część I Komputery stacjonarne Katedra Inżynierii i Aparatury Przemysłu Spożywczego Posiadająca: gniazdo procesora
Który z podzespołów komputera przy wyłączonym zasilaniu przechowuje program rozpoczynający ładowanie systemu operacyjnego? A. CPU B. RAM C. ROM D.
1 WERSJA X Zadanie 1 Który z podzespołów komputera przy wyłączonym zasilaniu przechowuje program rozpoczynający ładowanie systemu operacyjnego? A. CPU B. RAM C. ROM D. I/O Zadanie 2 Na podstawie nazw sygnałów
RODZAJE PAMIĘCI RAM. Cz. 1
RODZAJE PAMIĘCI RAM Cz. 1 1 1) PAMIĘĆ DIP DIP (ang. Dual In-line Package), czasami nazywany DIL - w elektronice rodzaj obudowy elementów elektronicznych, głównie układów scalonych o małej i średniej skali
Pamięci. Pamięci DDR DIMM SDR SDRAM
Pamięci DIMM SDR SDRAM Pamięć ta pochodzi z Optimusa 4Mx64 SDRAM. Czas występowania to lata 1997. Charakterystyczne dla niej to dwa wcięcia, z którego jedno jest bardzo blisko brzegu. Pamięci DDR Ta seria
PYTANIA BUDOWA KOMPUTERA kartkówki i quizy
PYTANIA BUDOWA KOMPUTERA kartkówki i quizy OGÓLNE INFORMACJE 1. Najmniejsza jednostka pamięci przetwarzana przez komputer to: Bit Bajt Kilobajt 1 2. Jaką wartość może przyjąć jeden bit: 0 lub 1 0-12 od
Specyfikacja sprzętu komputerowego
Załącznik nr 2 Specyfikacja sprzętu komputerowego Zestaw nr 1. 1 Procesor KONFIGURACJA OCZEKIWANA Technologia dwurdzeniowa; Taktowanie min 2,8 Ghz; Pamięć cache min 2 MB; Taktowanie wewnętrzne FSB 1066MHz;
CZĘŚĆ I ZAMÓWIENIA DOSTAWA SPRZĘTU INFORMATYCZNEGO DO PROJEKTU DOMOWY ASYSTENT OSÓB STARSZYCH I CHORYCH
ZAŁĄCZNIK I DO SIWZ CZĘŚĆ I ZAMÓWIENIA DOSTAWA SPRZĘTU INFORMATYCZNEGO DO PROJEKTU DOMOWY ASYSTENT OSÓB STARSZYCH I CHORYCH 1. Przedmiot zamówienia dotyczy dostawy komputera - tabletu Liczba - 1 sztuk.
Komputer PC Lenovo M57e - Cena netto 2 310,00 zł 1USD = 3,90 zł Kod produktu
Komputer PC M57e - Cena netto 2 310,00 zł 1USD = 3,90 zł Nazwa produktu Producent Klasa produktu Typ obudowy komputera Typ zainstalowanego procesora Częstotliwość procesora Częstotliwość szyny FSB Pojemność
Specyfikacja podstawowa
Specyfikacja podstawowa Opis produktu HPE ProLiant ML350e Gen8 v2 Base - Xeon E5-2407V2 2.2 GHz - 4 GB - 0 GB Wysokość (jednostek w stojaku) Lokalizacja Skalowalność serwera Server - tower 5U Europa Podwójny
Adres strony internetowej, na której Zamawiający udostępnia Specyfikację Istotnych Warunków Zamówienia: www.iczmp.edu.pl
1 z 6 2015-06-24 14:53 Adres strony internetowej, na której Zamawiający udostępnia Specyfikację Istotnych Warunków Zamówienia: www.iczmp.edu.pl Łódź: ZP/69/2015 Dostawę elementów i podzespołów do serwisowania
I STAWKI ZA! GODZINĘ
ARKUSZ KALKULACYJNY Sprawa:RAP.272.52.203 zał. nr a do SIWZ LP. Nazwa podzespołu Zamawiany towar lub usługa Oferowany towar nazwa typ i model wraz z usługą instalacji Ilość (szt) Wartość netto (zł ) Stawka
Lp. Nazwa Parametry techniczne
Załącznik do Zaproszenia Nr sprawy 1/N/2012 Opis Przedmiotu Zamówienia Przedmiotem zamówienia jest dostawa stacjonarnych zestawów komputerowych oraz komputerów przenośnych wraz z oprogramowaniem o parametrach
Artur Janus GNIAZDA PROCESORÓW INTEL
GNIAZDA PROCESORÓW INTEL Gniazdo mikroprocesora Każdy mikroprocesor musi zostać zamontowany w specjalnie przystosowanym gnieździe umieszczonym na płycie głównej. Do wymiany informacji między pamięcią operacyjną
Załącznik nr 2 do SIWZ. Wykaz zamawianego sprzętu oraz oprogramowania
Załącznik nr 2 do SIWZ Wykaz zamawianego sprzętu oraz oprogramowania 1. Komputerowa stacja robocza: 4 szt Ilość zainstalowanych procesorów: 1 szt.; Maksymalna ilość procesorów: 1 szt.; Typ zainstalowanego
Załącznik nr 1: do ogłoszenia o zaproszeniu do składania ofert. Przedmiot: zakup sprzętu komputerowego. Specyfikacja techniczna
Załącznik nr 1: do ogłoszenia o zaproszeniu do składania ofert Przedmiot: zakup sprzętu komputerowego. Specyfikacja techniczna 1. Laptop Vostro 5370 : Przekątna matrycy 13,3" Ekran dotykowy Rozdzielczość
Znak sprawy: CIOR2/30/10 Załącznik nr 1 do SIWZ
Znak sprawy: CIOR2/30/10 Załącznik nr 1 do SIWZ Opis przedmiotu zamówienia Dostawa jednorazowa Pamięci notebook Obsługiwane urządzenie Opis ilość Dell D820 1GB, (PC2-5300) w jednym module 3 Uniwersalna
W sklepie komputerowym sprzedawca zachwala klientowi swój najnowszy towar: -Ten komputer wykona za pana połowę pracy! - W takim razie biorę dwa.
W sklepie komputerowym sprzedawca zachwala klientowi swój najnowszy towar: -Ten komputer wykona za pana połowę pracy! - W takim razie biorę dwa. Rys. wg Z. Postawa, UJ 1 pamięć ROM system operacyjny procesor
1. Serwer. 2. Komputer desktop 9szt. Załącznik nr 1 do SIWZ
1. Serwer Załącznik nr 1 do SIWZ Lp. Nazwa elementu, Opis wymagań parametru lub cechy 1 Obudowa RACK o wysokości max. 2U z szynami i elementami niezbędnymi do zabudowy w szafie 19" 2 Procesor Czterordzeniowy
Informatyka 1. Wykład nr 5 ( ) Politechnika Białostocka. - Wydział Elektryczny. dr inŝ. Jarosław Forenc
Informatyka Politechnika Białostocka - Wydział Elektryczny Elektrotechnika, semestr II, studia stacjonarne I stopnia Rok akademicki 28/29 Wykład nr 5 (6.5.29) Rok akademicki 28/29, Wykład nr 5 2/43 Plan
GNIAZDA PROCESORÓW AMD
GNIAZDA PROCESORÓW AMD Co to jest gniazdo? Gniazdo to jest specjalne miejsce gdzie montuje się procesor na płycie głównej. W gnieździe znajdują się specjalne piny lub nóżki które umożliwiają wymianę informacji
PAKIET nr 14 Instytut Fizyki Teoretycznej
Załącznik nr 4 do SIWZ Pieczęć Wykonawcy strona z ogólnej liczby stron 1 L.P. NAZWA ASORTYMENTU Opis urządzeń technicznych minimalne wymagania ILOŚĆ PAKIET nr 14 Instytut Fizyki Teoretycznej Zaoferowana
Arkusz: Badanie komponentów komputera.
11.3.7 Arkusz: Badanie komponentów komputera. Wydrukuj i uzupełnij to ćwiczenie. W tym ćwiczeniu, będziesz korzystał z Internetu, gazet oraz lokalnych sklepów, aby zebrać informacje na temat komponentów,
Załącznik nr 4 do SIWZ Szczegółowa kalkulacja cenowa
Załącznik nr 4 do SIWZ Szczegółowa kalkulacja cenowa Lp. Nazwa artykułu Model/typ/nazwa Ilość 1. kabel USB 2.0 typu A-B 3.0 m 1 2. kabel USB 2.0 typu A-B 5.0 m 1 3. kabel USB 2.0 typu A-A 3.0 m 1 4. Kabel
Budowa komputerów. Ewelina Langer UTW w Chrzanowie
Budowa komputerów Ewelina Langer UTW w Chrzanowie Zagadnienia: 1. Typy i cechy komputerów. 2. Budowa zewnętrzna. 3. Budowa wewnętrzna. 4. Urządzenia peryferyjne. 1. Typy i cechy komputerów Laptop, Notebook
OPIS PRZEDMIOTU ZAMÓWIENIA
OPIS PRZEDMIOTU ZAMÓWIENIA Zadanie 1: Zestawy komputerowe... 2 Zadanie 2: Zestawy komputerowe... 4 Zadanie 3: Zestaw komputerowy... 6 Zadanie 4: Zestaw komputerowy... 8 Zadanie 5: Oprogramowanie... 10
Chipset i magistrala Chipset Mostek północny (ang. Northbridge) Mostek południowy (ang. Southbridge) -
Chipset i magistrala Chipset - Układ ten organizuje przepływ informacji pomiędzy poszczególnymi podzespołami jednostki centralnej. Idea chipsetu narodziła się jako potrzeba zintegrowania w jednym układzie
Opis Przedmiotu zamówienia
Opis Przedmiotu zamówienia I. 12 sztuk kompletnych zestawów komputerowych złożonych z podanych poniżej identycznych części: Skład jednego zestawu: 1.Płyta główna o nie gorszych parametrach niż: rodzaj
PROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK
1 PROGRAMOWANIE WSPÓŁCZESNYCH ARCHITEKTUR KOMPUTEROWYCH DR INŻ. KRZYSZTOF ROJEK POLITECHNIKA CZĘSTOCHOWSKA 2 Trendy rozwoju współczesnych procesorów Budowa procesora CPU na przykładzie Intel Kaby Lake