Technologia CMOS. współczesne technologie CMOS tranzystor MOS komponenty pasywne dodatkowe zagadnienia topografia układów scalonych

Transkrypt

1 Technologia CMOS współczesne technologie CMOS tranzystor MOS komponenty pasywne dodatkowe zagadnienia topografia układów scalonych

2 Współczesne technologie CMOS Przykład współczesnego procesu CMOS Oprócz tranzystorów NMOS i PMOS, technologia umożliwia: wykonywanie głębokich wysp n-well (redukcja sprzężeń podłożowych), wykonywanie diod waraktorowych (stosowane w VCO), Co najmniej 6 warstw metalu (linie transmisyjne, kondensatory, cewki,

3 Współczesne technologie CMOS TYPOWY SUBMIKRONOWY PROCES PRODUKCYJNY CMOS Krok 1 Materiał startowy Podłożę silnie domieszkowane zachowuje się jak dobry przewodnik.

4 Współczesne technologie CMOS Krok 2 wyspy n i p (n and p wells) Obszary, na których będą wykonane tranzystory - NMOS na wyspach p i PMOS na wyspach n. Wyspy wykonuje się przez implantację jonów a następnie przez głęboką dyfuzję.

5 Współczesne technologie CMOS Krok 3 Shallow Trench Isolation Shallow trench isolation (STI) - izoluje elektrycznie obszary na, których wykonywane są tranzystory

6 Współczesne technologie CMOS Krok 4 Przesunięcie napięcia progowego i domieszki przecidzałające przebiciu skrośnemu (Threshold Shift Anti-Punch Through Implants) Naturalne napięcie progowe tranzystorów NMOS wynosi około 0V, tranzystorów PMOS około 1,2V; Wykorzystuje się n-implanty do zbalansowania napięć progowych wokół 0V. Implantację stosuje się również do wytworzenia silnie domieszkowanych obszarów poniżej kanałów tranzystorów zapobiegające przebiciu skrośnemu.

7 Współczesne technologie CMOS Krok 5 Cienki tlenek i bramki polikrzemowe (Thin Oxide and Polysilicon Gates) Osadzanie cienkiego tlenku a następnie bramek polikrzemowych tranzystorów. Warstwy te pozostają tylko w miejscach gdzie będą tranzystory.

8 Współczesne technologie CMOS Krok 6 Słabe domieszkowanie drenów i źródeł (Lightly Doped Drains and Sources)

9 Współczesne technologie CMOS Krok 7 Boczne przekładki Sidewall Spacers Dielektryk wytworzony na powierzchni jest usuwany tak, aby pozostały boczne przekładki przy cienkim tlenku bramek zabezpiecza to obszary drenów i źródeł od strony kanałów przed silnym domieszkowaniem.

10 Współczesne technologie CMOS Krok 8 Silne domieszkowanie przez implantację drenów i źródeł Właściwe domieszkowanie obszarów drenów i źródeł oraz kontaktów do wysp i podłoża.

11 Współczesne technologie CMOS Krok 9 Krzemkowanie Krzemkowanie redukuje rezystywność połączeń przez nałożenie warstw niskorezystywnych TiSi 2, WSi 2, TaSi 2, itp. na powierzchni dyfuzji.

12 Współczesne technologie CMOS Krok 10 Pośrednie warstwy dwutlenku krzemu Warstwy te służą do przykrycia tranzystorów i palnaryzacji powierzchni.

13 Współczesne technologie CMOS Krok 11- Pierwszy poziom metalu (First-Level Metal) Do połączeń tranzystorów, innych przyrządów, wysp i podłoża na najniższy poziomie wykorzystuje się wolfram.

14 Kompletny układ Współczesne technologie CMOS Po wytworzeniu wielu warstw metalu zostaje wytworzona warstwa grubego metalu i hermetyczna warstwa zabezpieczająca strukturę przed wpływem otoczenia. Układ jest elektrycznie łączony w miejscach (bonding pads), gdzie usunięta jest warstwa zabezpieczająca.

15 Współczesne technologie CMOS f T w funkcji napięcia V GS -V T dla technologii 0,13µm

16 Współczesne technologie CMOS Zdjęcia z mikroskopu elektronowego skaningowego MOSFET - przekrój Warstwy metalu

17 Współczesne technologie CMOS 17

18 Współczesne technologie CMOS wirus grypy wymiary współczesnego tranzystora MOS 18

19 Tranzystor MOS Fizyczna struktura n- i p-kanałowego tranzystora w tech. n-well Typowo t OX = 200 Angstroms = 0.2x10-7 m = 0.02 µm

20 Tranzystor MOS Polaryzacja tranzystora Typ tranzystora Polaryzacja Polaryzacja Polaryzacja VGS & VT VDS VBulk n-channel + + najbardziej ujemne p-channel - - najbardziej dodatnie Symbole tranzystorów n-channel VBS 0 n-channel bulk at most neg. supply p-channel VBS 0 p-channel bulk at most pos. supply

21 Tranzystor MOS Przekrój przez tranzystor n-kanałowy, wszystkie końcówki uziemione

22 Tranzystor MOS Przekrój przez tranzystor n-kanałowy, małe vds i vgs > VT

23 Pasywne komponenty- kondensatory Rodzaje kondensatorów: złączowe (pn junction capacitors) akumulacyjne (accumulation mode MOS capacitors) polikrzemowe (poly-poly capacitors) metalowe (metal-metal capacitors) Parametry kondensatorów: stratność charakteryzowana przez dobroć (quality factor) kondensatora Q= ωcrp, współczynnik Cmax/Cmin wykorzystywany dla przestrajanych kondensatorów (varactors) współczynnik zmian pojemności pod wpływem napięcia przestrajającego. pasożytnicze pojemności od kondensatora do masy sygnałowej 23

24 Pasywne komponenty- kondensatory PN Junction Capacitors Q at 2GHz, 0.5µm CMOS 24

25 Pasywne komponenty Kondensatory MOS Polysilicon-Oxide-Channel Polysilicon-Oxide-Polysilicon Accumulation MOS capacitor

26 Kondensatory złożone z wielu warstw Pasywne komponenty

27 Pasywne komponenty 27

28 Model scalonego kondensatora Pasywne komponenty Typowe właściwości kondensatora (technologia 0.8µm)

29 Pasywne komponenty Rezystory Diffused Polysilicon n-well

30 Pasywne komponenty Pasywne komponenty zestawienie właściwości (technologia 0.8µm) TABLE 2.4-1

31 Dodatkowe zagadnienia Podłożowy tranzystor BJT dostępny w procesie CMOS

32 Dodatkowe zagadnienia Pasożytnicze tranzystory BJT w technologii CMOS Pasożytnicze tranzystory BJT: lateralny NPN i wertykalny PNP w układach CMOS Układ zastępczy tyrystora złożonego z pasożytniczych tranzystorów BJT

33 Dodatkowe zagadnienia Zapobieganie zjawisku zatrzaskiwania (latch-up) Stosowanie pierścieni ochronnych w technologii n-well

34 Dodatkowe zagadnienia Zabezpieczenia przed ładunkami elektrostatycznymi (Electrostatic discharge protection ESD) Podstawowy układ zabezpieczający Implementacja w technologii CMOS

35 Topografia układów scalonych (Layout) Dopasowanie (Matching) Efekt sąsiedztwa Dopasowanie A i B zakłócone przez obecność C Efekty niejednorodnego podtrawienia Zniekształcenia wielkiej skali Zniekształcenia krawędzi Poprawione dopasowanie przez otoczenie A i B Zaokrąglenie narożników

36 Topografia układów scalonych Właściwa topografia kondensatorów używać jednostkowych kondensatorów używać common centroid Chcemy uzyskać: A=2*B (a) źle (b) dobrze Rozmieszczenie elementów wzdłuż gradientu zmian

37 Topografia układów scalonych Wpływ zmian krawędzi na pojemność

38 Niech C 1 i C 2 as Topografia układów scalonych Błędy w stosunku wielkości kondensatorów C XA pojemność dolnej okładki (bottom-plate cap.) C XP pojemność od obwodu (peripheral capacitance) Najlepsze dopasowanie gdy stosunek pojojemności od powierzchni do obwodu jest stały

39 Topografia układów scalonych Topografia (layout) tranzystora MOS Przykładowa topografia tranzystora MOS widok z góry i wzdłuż linii cięcia

40 Topografia układów scalonych Topografia dopasowanych tranzystorów MOS (a) mirror symmetry, (b) photolithographic invariance (c) two transist. laid out to achieve both photolit. invariance & comm. centr. (d) compact layout of (c)

41 Topografia rezystora Topografia układów scalonych

42 Obliczenia rezystancji Topografia układów scalonych R = ρl A ( Ω) gdzie: ρ - rezystywność (Ωcm) A powierzchnia (cm 2 ) lub R = ρl WT ( Ω) Dla danego procesu i typu materiału wygodniej jest używać rezystywności na kwadrat ρ S (sheet resistivity) ρ L L R = T W = ρ S W ( Ω) ρ S (Ω/ ) (ohm na kwadrat)

43 Topografia układów scalonych Przykład W=0.8µm, L=20µm Oblicz: ρ s (Ω/ ), liczbę kwadratów, rezystancję. Założyć: ρ= Ω cm, grubość 3000Å. ρs (Ω/ ): ρ S 4 ρ 9 10 Ω cm = = 8 T cm N = W L 20µm 0.8µ. l. kwadratów: 25 = = = 30Ω/ rezystancja R = ρ N = = 750Ω S

44 Topografia kondensatora Topografia układów scalonych C A = ε ox = C t ox ox A